JPS6159536A - 割込み判定機構を有する電子計算機システム - Google Patents
割込み判定機構を有する電子計算機システムInfo
- Publication number
- JPS6159536A JPS6159536A JP18037784A JP18037784A JPS6159536A JP S6159536 A JPS6159536 A JP S6159536A JP 18037784 A JP18037784 A JP 18037784A JP 18037784 A JP18037784 A JP 18037784A JP S6159536 A JPS6159536 A JP S6159536A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- interruption
- computer system
- interruption request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子計算機システムに関するものであり、
特にその中央処理装置内に入出力装置からの割込み要求
の当否を判定するための機構が備えられている電子計算
機システムに関するものである。
特にその中央処理装置内に入出力装置からの割込み要求
の当否を判定するための機構が備えられている電子計算
機システムに関するものである。
第1図には、従来の電子計算機システムの概略的な構成
が示されている。この第7図において。
が示されている。この第7図において。
/は記憶装置、コは中央処理装置であって、演算処理部
Jおよびシステム制御部弘を含むもの、よけ入出力制御
装置、6は入出力装置であり、これら諸種の装置は所要
のバスで相互に接続されている。例えば、中央処理装(
tコと入出力制御装置よとはバス7によって接続されて
いる。
Jおよびシステム制御部弘を含むもの、よけ入出力制御
装置、6は入出力装置であり、これら諸種の装置は所要
のバスで相互に接続されている。例えば、中央処理装(
tコと入出力制御装置よとはバス7によって接続されて
いる。
上記の構成を有する従来の電子計算機システムにおいて
は、入出力装置6からの割込み要求信号は、対応する入
出力制御装置!を介し、バス7を通じて中央処理装置コ
に送られる。この割込み要求信号は前記中央処理装置i
A内のシステム制御部ダで受付けられ、このシステム制
御部弘は、記憶装置l内に記憶されている所定のプログ
ラムを用いて、演算処理部Jを動作させ、前記割込み要
求の当否についての判定を行ない、その判定結果に基づ
いて必要な処理を行なう。
は、入出力装置6からの割込み要求信号は、対応する入
出力制御装置!を介し、バス7を通じて中央処理装置コ
に送られる。この割込み要求信号は前記中央処理装置i
A内のシステム制御部ダで受付けられ、このシステム制
御部弘は、記憶装置l内に記憶されている所定のプログ
ラムを用いて、演算処理部Jを動作させ、前記割込み要
求の当否についての判定を行ない、その判定結果に基づ
いて必要な処理を行なう。
このように、従来の電子計算機システムでは。
記憶装置l内に記憶されている所定のプログラムを用い
て、演算処理部3およびシステム制御部qの動1作によ
り割込み要求の当否の如何の判定およびその結果に基づ
く必要な処理を行なうようにされていたために、バス7
の信頼性の如何によっては、前記記憶装置1.演算処理
部3およびシステム制御部p<かメる負担が大きくなる
という欠点があった。
て、演算処理部3およびシステム制御部qの動1作によ
り割込み要求の当否の如何の判定およびその結果に基づ
く必要な処理を行なうようにされていたために、バス7
の信頼性の如何によっては、前記記憶装置1.演算処理
部3およびシステム制御部p<かメる負担が大きくなる
という欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、中央処理装置に入出力割込み判
定機構を備えた構成とすることKより、記憶装置、演算
処理部およびシステム制御部にかメる負担を大幅に軽減
することのできる電子計算機システムを提供することを
目的とするものである。
ためになされたもので、中央処理装置に入出力割込み判
定機構を備えた構成とすることKより、記憶装置、演算
処理部およびシステム制御部にかメる負担を大幅に軽減
することのできる電子計算機システムを提供することを
目的とするものである。
以下、この発明の実施例を第一図について説明する。こ
の第2図において、/は記憶装置、2は中央処理装置、
5は入出力制御装置、6は入出力装置であり、前記中央
処理゛装置コには、演算処理部3.システム制薗部ダに
加えて、この発明により、入出力割込み判定機構tが含
まれている。そして、これら諸種の装置は所要の・くス
で接続されており1例えば、中央処理装置2と入出力制
御装置よとはバス7によって接続されて(する。
の第2図において、/は記憶装置、2は中央処理装置、
5は入出力制御装置、6は入出力装置であり、前記中央
処理゛装置コには、演算処理部3.システム制薗部ダに
加えて、この発明により、入出力割込み判定機構tが含
まれている。そして、これら諸種の装置は所要の・くス
で接続されており1例えば、中央処理装置2と入出力制
御装置よとはバス7によって接続されて(する。
上記構成によるこの発明の実施例である電子計算機シス
テムにおいては、入出力装置6から出された割込み要求
信号は、対応する入出力制御装置!よりバス7を介して
中央処理装置コに伝えらね。
テムにおいては、入出力装置6から出された割込み要求
信号は、対応する入出力制御装置!よりバス7を介して
中央処理装置コに伝えらね。
る。この割込み要求信号は中央処理装置λ内の入出力割
込み判定機f?tで受付けられ、こNで当該割込み要求
の受付けの可否が判定される。そして。
込み判定機f?tで受付けられ、こNで当該割込み要求
の受付けの可否が判定される。そして。
この割込み要求が正当なものであると判定されたときに
は、この旨がシステム制御部tに伝えられ。
は、この旨がシステム制御部tに伝えられ。
前記システム制御部lは記憶装置lおよび演算処理部3
を動作させて前記割込み要求に対する所定の応答処理を
行なう。これに対し、前記割込み要求が不当なものであ
ると判定されたときに(マ、この割込み要求は破棄され
る。
を動作させて前記割込み要求に対する所定の応答処理を
行なう。これに対し、前記割込み要求が不当なものであ
ると判定されたときに(マ、この割込み要求は破棄され
る。
前記の入出力割込み判定機構ざは、を子計算機システム
の起動時に当該システムを構成する入出力装置乙に関す
るテーブルを作成・保持する。また、電子計算機システ
ムの稼動中に入出力装置6に対して実行要求が発生する
度に1人出力割込み判定機構l内の前記テーブルにその
旨のステータス情報を記憶させておく。
の起動時に当該システムを構成する入出力装置乙に関す
るテーブルを作成・保持する。また、電子計算機システ
ムの稼動中に入出力装置6に対して実行要求が発生する
度に1人出力割込み判定機構l内の前記テーブルにその
旨のステータス情報を記憶させておく。
このような作業環境の下に、入出力制御装[,1から発
生した割込み要求は、中央処理装置コに伝えられて、入
出力割込み判定機構tで受付げられる。そして、入出力
割込み判定機構ざは、前記割込み要求の当否の如何を前
記テーブルの内容を調べることによって判定し、正当な
ものであればシステム制御部グにこの旨を通知し、また
、不当なものであれば、入出力割込み判定機構を内に設
定されているログセーブ領域にその旨を記録してから作
業を停止する。
生した割込み要求は、中央処理装置コに伝えられて、入
出力割込み判定機構tで受付げられる。そして、入出力
割込み判定機構ざは、前記割込み要求の当否の如何を前
記テーブルの内容を調べることによって判定し、正当な
ものであればシステム制御部グにこの旨を通知し、また
、不当なものであれば、入出力割込み判定機構を内に設
定されているログセーブ領域にその旨を記録してから作
業を停止する。
なお、上記された実施例では、中央処理装置内に入出力
割込み判定機構を設けた場合について説明されたが、こ
れに限らず、例えば、入出力制御装置内に、当該装置に
関する判定機構を設げるようKしても良い。
割込み判定機構を設けた場合について説明されたが、こ
れに限らず、例えば、入出力制御装置内に、当該装置に
関する判定機構を設げるようKしても良い。
また、入邑力割込み判定機構内の前記テーブルを使用し
て、所定の入出力装置につ0ての排他的な制御をするこ
ともできる。
て、所定の入出力装置につ0ての排他的な制御をするこ
ともできる。
以上のように、この発明によれば1割込み要求の当否の
如何を判定する入出力割込み判定機構を備えた構成とす
ることにより、’NZ子計算機システム全体のスルーブ
ツトが大幅に向上する効果があるものである。
如何を判定する入出力割込み判定機構を備えた構成とす
ることにより、’NZ子計算機システム全体のスルーブ
ツトが大幅に向上する効果があるものである。
第1図は、従来の電子計算機システムの概略的な構成を
例示するブロック図、第2図は、この発明の実施例の電
子計算機システムの概略的な構成を例示するブロック図
である。 l・・記憶装置、2・・中央処理装置、J・・演算処理
部、lI・・システム制μs部、り・・入出力制御装置
、6・・入出力装置、7・・ノくス、t・・入出力割込
み判定機構。
例示するブロック図、第2図は、この発明の実施例の電
子計算機システムの概略的な構成を例示するブロック図
である。 l・・記憶装置、2・・中央処理装置、J・・演算処理
部、lI・・システム制μs部、り・・入出力制御装置
、6・・入出力装置、7・・ノくス、t・・入出力割込
み判定機構。
Claims (1)
- 中央処理装置、記憶装置、入出力制御装置、入出力装置
がバスによつて相互に接続されている電子計算機システ
ムにおいて、前記中央処理装置には前記入出力装置から
の割込み要求の当否を判定する機構が備えられているこ
とを特徴とする割込み判定機構を有する電子計算機シス
テム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18037784A JPS6159536A (ja) | 1984-08-31 | 1984-08-31 | 割込み判定機構を有する電子計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18037784A JPS6159536A (ja) | 1984-08-31 | 1984-08-31 | 割込み判定機構を有する電子計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6159536A true JPS6159536A (ja) | 1986-03-27 |
Family
ID=16082173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18037784A Pending JPS6159536A (ja) | 1984-08-31 | 1984-08-31 | 割込み判定機構を有する電子計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6159536A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128919A (ja) * | 1987-11-13 | 1989-05-22 | Snow Brand Milk Prod Co Ltd | 薬剤的活性を有する栄養組成物 |
-
1984
- 1984-08-31 JP JP18037784A patent/JPS6159536A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128919A (ja) * | 1987-11-13 | 1989-05-22 | Snow Brand Milk Prod Co Ltd | 薬剤的活性を有する栄養組成物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742452A (en) | Computer system including address driven program interrupt system | |
JPS6159536A (ja) | 割込み判定機構を有する電子計算機システム | |
JPS62226356A (ja) | 初期プログラムロ−ド方式 | |
JPS60181867A (ja) | プロセツサ切換え制御方式 | |
JPH0362102A (ja) | プロセスコントローラ | |
JPH03296146A (ja) | プログラム開発支援装置 | |
JPS58203534A (ja) | 電子計算機システム | |
JPH07182279A (ja) | バス調停回路 | |
JPS6126112B2 (ja) | ||
JPH03111945A (ja) | プログラマブル制御装置 | |
JPH0332087B2 (ja) | ||
JPS60195650A (ja) | デバツグ装置 | |
JPS6292060A (ja) | 並列処理システム | |
JPH0417454B2 (ja) | ||
JPS5850035A (ja) | キ−ボ−ド制御装置 | |
JPS6129948A (ja) | 複合処理装置のインタ−フエ−ス・テスト方式 | |
JPS5843053A (ja) | マイクロプロセツサ | |
JPH0394353A (ja) | 入出力制御装置 | |
JPH04267450A (ja) | データ入力制御方式 | |
JPS58219629A (ja) | キ−入力割り込みドライバ処理システム | |
JPH03171352A (ja) | 入出力負荷分散制御方式 | |
JPS616744A (ja) | マシンロツク状態監視装置 | |
JPH01295337A (ja) | モニタルーチン制御移行方式 | |
JPH05334180A (ja) | 情報処理装置 | |
JPH0420214B2 (ja) |