JPS6158318A - 超伝導論理回路 - Google Patents
超伝導論理回路Info
- Publication number
- JPS6158318A JPS6158318A JP59179425A JP17942584A JPS6158318A JP S6158318 A JPS6158318 A JP S6158318A JP 59179425 A JP59179425 A JP 59179425A JP 17942584 A JP17942584 A JP 17942584A JP S6158318 A JPS6158318 A JP S6158318A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- gates
- gate
- voltage
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はｆゲート間の千渉の少ない超伝導論理回路に関
するものである。
するものである。
従来、超伝導論理回路として電流注入形ｙ −トな用す
たものが用いられている。この回路はゲート間の伝達効
率が良く高速・高集積化が可能という利点をもつ反面、
ゲート間の接続を第４図に示す如き、抵抗結合のワイヤ
・−ドオア（ＷＩＲＥＤ ＯＲ）形式で行っていた。こ
の形式の回路では、注入形ゲートの入力インピーダンス
を完全に０となし得ないことから、以下に示すようなｒ
−ト間干渉のための動作マージン低下が生じる欠点を有
していた。
たものが用いられている。この回路はゲート間の伝達効
率が良く高速・高集積化が可能という利点をもつ反面、
ゲート間の接続を第４図に示す如き、抵抗結合のワイヤ
・−ドオア（ＷＩＲＥＤ ＯＲ）形式で行っていた。こ
の形式の回路では、注入形ゲートの入力インピーダンス
を完全に０となし得ないことから、以下に示すようなｒ
−ト間干渉のための動作マージン低下が生じる欠点を有
していた。
即ち、第４図は電流注入形超伝導論理ｙ−トＧｌ 、Ｇ
２の前段ｆ−１からの出力を電流注入形超伝導論理ｆ
−） Ｇ Ｊの後段ｆ−ｔｉｃ導き２つの信号オア（Ｏ
Ｒ）をとるという最も基本となる論理回路である。１．
１’、３は信号入力端子、２．２’、４は信号出力端子
、Ｒ，、Ｒ２’ 、 Ｒ，Ｉ。
２の前段ｆ−１からの出力を電流注入形超伝導論理ｆ
−） Ｇ Ｊの後段ｆ−ｔｉｃ導き２つの信号オア（Ｏ
Ｒ）をとるという最も基本となる論理回路である。１．
１’、３は信号入力端子、２．２’、４は信号出力端子
、Ｒ，、Ｒ２’ 、 Ｒ，Ｉ。
Ｒ１ＩＦ／は抵抗である。尚、前段）ｒ’ −トＧ１．
Ｇ；ｔの出力はｒ−トＧ ３以外のｅ−）の信号入力端
子５．５’に導かれているものとする。
Ｇ；ｔの出力はｒ−トＧ ３以外のｅ−）の信号入力端
子５．５’に導かれているものとする。
この回路において、例えばｆ −） Ｇ １にのみ入力
信号がきてｅ −） Ｇ １がスイッチするものとする
と、ｅ−）ＧＺから出力信号がｒ−）Ｇｊｌ／（達しゲ
ート Ｇ ３もスイッチしＯＲ機能は達成される。しか
しながら、ケ９−トＧ３の入力インピーダンスが十分に
ノｊ１さくないため°、ダートＧ３の入力端子３に微小
電圧が発生する。こ９ためｆ −） Ｇ １からの出力
信号の一部がｙ−トＧ２の方向に負荷抵抗Ｒ，／を伝わ
って流れ込む・ｒ−）Ｇ２のバイアスレベルが大きい場
合、このもれ電流によって（本来スイッチしてはならな
い） ゲート Ｇ ２がスイッチする。この結果抵抗Ｒ
２″を通して他のダートの入力端子ｓ／ Ｊｔｃも信号
が伝ばんするととＫなる。即ち、誤動作を生じてしまう
。このために１ このような論理回路で十分な動作マー
ジンを確保することが困難となるという重大な問題点が
あった。
信号がきてｅ −） Ｇ １がスイッチするものとする
と、ｅ−）ＧＺから出力信号がｒ−）Ｇｊｌ／（達しゲ
ート Ｇ ３もスイッチしＯＲ機能は達成される。しか
しながら、ケ９−トＧ３の入力インピーダンスが十分に
ノｊ１さくないため°、ダートＧ３の入力端子３に微小
電圧が発生する。こ９ためｆ −） Ｇ １からの出力
信号の一部がｙ−トＧ２の方向に負荷抵抗Ｒ，／を伝わ
って流れ込む・ｒ−）Ｇ２のバイアスレベルが大きい場
合、このもれ電流によって（本来スイッチしてはならな
い） ゲート Ｇ ２がスイッチする。この結果抵抗Ｒ
２″を通して他のダートの入力端子ｓ／ Ｊｔｃも信号
が伝ばんするととＫなる。即ち、誤動作を生じてしまう
。このために１ このような論理回路で十分な動作マー
ジンを確保することが困難となるという重大な問題点が
あった。
本発明は非線形抵抗素子の負荷抵抗をつける手段によシ
、小さな電流レベルの信号の伝ばんを取シ除き、ｒ−ト
間の干渉を軽減したもので、以下図面について詳細に説
明する。
、小さな電流レベルの信号の伝ばんを取シ除き、ｒ−ト
間の干渉を軽減したもので、以下図面について詳細に説
明する。
第１図は本発明の一実施例でちる。図中Ｇｌ。
Ｇ２，０３は電流注入形超伝導論理ｙ−ト、１゜１′、
３は夫ｋｌ’−トＧＩ 、Ｇ２ 、Ｇ３（７）信号入力
端子、５．５′は他の論理ゲートの信号入力端子、２．
２’、４は夫に’ｙ’−トＧ１ 、 Ｇ２ 、Ｇ３の信
号出力端子である。
３は夫ｋｌ’−トＧＩ 、Ｇ２ 、Ｇ３（７）信号入力
端子、５．５′は他の論理ゲートの信号入力端子、２．
２’、４は夫に’ｙ’−トＧ１ 、 Ｇ２ 、Ｇ３の信
号出力端子である。
一方、ＪＮは非線形抵抗素子であシ、第２図（ａ）に示
すように、この素子ＪＮに電圧Ｖを加えた時に流れる電
流Ｉの電流・電圧特性は第２図ｒｂ）に示す通）、小さ
な印加電圧（Ａの領域）のもとでは大きな抵抗値となシ
、かつギヤツブ電圧ｖＧ近傍以上の大きな印加電圧（Ｂ
の領域）のもとでは小官な抵抗値となる非線形特性を有
するものとする。尚、このような特性は超伝導−常伝導
接合や半導体バリヤを用いて実現できるものである。
すように、この素子ＪＮに電圧Ｖを加えた時に流れる電
流Ｉの電流・電圧特性は第２図ｒｂ）に示す通）、小さ
な印加電圧（Ａの領域）のもとでは大きな抵抗値となシ
、かつギヤツブ電圧ｖＧ近傍以上の大きな印加電圧（Ｂ
の領域）のもとでは小官な抵抗値となる非線形特性を有
するものとする。尚、このような特性は超伝導−常伝導
接合や半導体バリヤを用いて実現できるものである。
第１図の回路は論理“の基本形のＯＲ論理回路であシ、
一般の論理回路でも同様の接続が用いられるものである
。この回路では入力端子１（又は１′）から入力信号が
印加されるとゲートＧ７（又はＧ２）がスイッチし、そ
の出力信号が非線形抵抗素子ＪＮを通りて次段のダート
の入力端子５（又は！Ｉ）及び３に到達する。その結果
次段ｆ −） Ｇ ｊが（及び５又は５′を入力端子と
したダートも）スイッチ゛する。この動作を論理機能に
対応させると、ケ” −） Ｇ Ｊではｆ −） Ｇ
１及びＧ２の出力のＯＲ論理を行なうことＫなる。
一般の論理回路でも同様の接続が用いられるものである
。この回路では入力端子１（又は１′）から入力信号が
印加されるとゲートＧ７（又はＧ２）がスイッチし、そ
の出力信号が非線形抵抗素子ＪＮを通りて次段のダート
の入力端子５（又は！Ｉ）及び３に到達する。その結果
次段ｆ −） Ｇ ｊが（及び５又は５′を入力端子と
したダートも）スイッチ゛する。この動作を論理機能に
対応させると、ケ” −） Ｇ Ｊではｆ −） Ｇ
１及びＧ２の出力のＯＲ論理を行なうことＫなる。
この動作において、ｒ−トＧ１又はＧ２のいずれか１方
にのみ信号が入力された場合、例えばＧＪに入力された
場合を考えると、大きな振幅の出力信号によ多素子Ｊ、
は小さな抵抗値を呈すことから、出力信号が効率的に次
段入力端子３（及び５）ＩＩＣ達し、ダートＧ３がスイ
ッチする。この段階で従来例同様に０３の入力インピー
ダンスが０でなく、端子ｊＫ＆！小電圧が生じたとして
も、端子！及び３間の非線形抵抗素子ＪＭは大きなイン
ピーダンス筐を有するため、ダートＧ、？方向への電流
のまわシ込みは生じない。
にのみ信号が入力された場合、例えばＧＪに入力された
場合を考えると、大きな振幅の出力信号によ多素子Ｊ、
は小さな抵抗値を呈すことから、出力信号が効率的に次
段入力端子３（及び５）ＩＩＣ達し、ダートＧ３がスイ
ッチする。この段階で従来例同様に０３の入力インピー
ダンスが０でなく、端子ｊＫ＆！小電圧が生じたとして
も、端子！及び３間の非線形抵抗素子ＪＭは大きなイン
ピーダンス筐を有するため、ダートＧ、？方向への電流
のまわシ込みは生じない。
従って、グー）ＧＪの出力によＦ）、）ｒ’−トＧ２が
スイッチせず、本来、信号が流入してはならない入力端
子５′にも電流は流れない。即ち、本発明の実施例にお
いては従来例で問題となった誤動作は生じない。
スイッチせず、本来、信号が流入してはならない入力端
子５′にも電流は流れない。即ち、本発明の実施例にお
いては従来例で問題となった誤動作は生じない。
尚、上記説明ではｆ −トＧ １にのみ入力信号が印加
される場合について論じたが、ｙ−トＧ２にのみ入力信
号が印加された場合においても同様の正常な動作を行う
ことは云５までもない。
される場合について論じたが、ｙ−トＧ２にのみ入力信
号が印加された場合においても同様の正常な動作を行う
ことは云５までもない。
第３図は本発明の他の実施例である４図中（ａ）は非線
形抵抗素子ｂｔＲの構造、（ｂ）は第１図と同様の基本
回路でちる。この実施例では、非線形抵抗素子ＪＮＲと
して、通常の抵抗Ｐ！Ｒと超伝導体の電極りの間に酸化
膜あるいは異質金属膜等よシなるトンネリングバリヤ層
Ｆを設けたものである。このバリヤは、接合形成と一括
して形成する事も、又独立に形成することも可能である
。
形抵抗素子ｂｔＲの構造、（ｂ）は第１図と同様の基本
回路でちる。この実施例では、非線形抵抗素子ＪＮＲと
して、通常の抵抗Ｐ！Ｒと超伝導体の電極りの間に酸化
膜あるいは異質金属膜等よシなるトンネリングバリヤ層
Ｆを設けたものである。このバリヤは、接合形成と一括
して形成する事も、又独立に形成することも可能である
。
この非線形抵抗素子ＪＮＲは、常伝導・超伝導接合ＪＮ
と抵抗只の直列接続した特性を有している。
と抵抗只の直列接続した特性を有している。
接合ＪＮと抵抗Ｒの特性を前段ゲートがスイッチしたと
きに次段ｒ−トに十分な信号を導入するように設計すれ
ば、この実施例においても素子ＪＮＲはギャップ電圧近
傍までは大きな抵抗値、それ以上では小さな抵抗値を有
する。従って第３図の実施例においても第１図の実施例
同様（（スイッチしたｅ−１からのまわ）込みによ）、
本来スイッチすべきではないダートがスイッチするとい
う誤動作は生じない。
きに次段ｒ−トに十分な信号を導入するように設計すれ
ば、この実施例においても素子ＪＮＲはギャップ電圧近
傍までは大きな抵抗値、それ以上では小さな抵抗値を有
する。従って第３図の実施例においても第１図の実施例
同様（（スイッチしたｅ−１からのまわ）込みによ）、
本来スイッチすべきではないダートがスイッチするとい
う誤動作は生じない。
尚、この実施例において、抵抗と超、伝導体との接点の
うちの一端のみにバリヤを設置しても又両端に設置して
も同様の効果が得られるものである。
うちの一端のみにバリヤを設置しても又両端に設置して
も同様の効果が得られるものである。
以上述べた通シ本発Ｆ！Ａ超伝導論理回路においてはケ
９−ト間での微小もれ電流を抑圧することができること
から、素子間（ゲート間）干渉のないすぐれた特性を実
現することができろ。これによシ、従来問題となってい
た超伝導論理回路の動作余裕度の小さいという欠点を除
去し得るという大きな利点が生じる。
９−ト間での微小もれ電流を抑圧することができること
から、素子間（ゲート間）干渉のないすぐれた特性を実
現することができろ。これによシ、従来問題となってい
た超伝導論理回路の動作余裕度の小さいという欠点を除
去し得るという大きな利点が生じる。
第１図は本発明超伝導論理回路の一実施例を示す回路図
、第２図は本発明の超伝導論理回路においてダート間の
接続に用いる非線形抵抗素子の特性の一例を示す図、第
３図は本発明の他の実施例を示す回路図、第４図は従来
の超伝導論理回路を示す回路図である。 Ｇ’Ｚ、Ｇｊ、Ｇｊ・・・電流注入形超伝導論理ダート
、１．１’、３，５．５’・・・信号入力端子、２．２
’。 ４・・・信号出力端子、ＪＨ＊ ＪＮＩＩ・・・非線形
抵抗素子。 出覇人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 （ｂ）
、第２図は本発明の超伝導論理回路においてダート間の
接続に用いる非線形抵抗素子の特性の一例を示す図、第
３図は本発明の他の実施例を示す回路図、第４図は従来
の超伝導論理回路を示す回路図である。 Ｇ’Ｚ、Ｇｊ、Ｇｊ・・・電流注入形超伝導論理ダート
、１．１’、３，５．５’・・・信号入力端子、２．２
’。 ４・・・信号出力端子、ＪＨ＊ ＪＮＩＩ・・・非線形
抵抗素子。 出覇人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 （ｂ）
Claims (1)
- 【特許請求の範囲】 １、電流注入形超伝導論理ゲートを用いた超伝導論理回
路において、電流注入形超伝導論理ゲート間の信号伝達
を行うための手段として、その両端の電圧が小さい場合
には大きな抵抗値を示し、かつ両端の電圧が大きい場合
には小さな抵抗値を示す非線形抵抗素子を電流注入形超
伝導論理ゲート間に接続したことを特徴とする超伝導論
理回路。 ２、特許請求の範囲第１項記載の超伝導論理回路におい
て、非線形抵抗素子として超伝導−常伝導接合を用いる
ことを特徴とした超伝導論理回路。 ３、特許請求の範囲第１項記載の超伝導論理回路におい
て、非線形抵抗素子として、抵抗素子を一部に用いかつ
抵抗素子と超伝導体との接続界面に酸化膜あるいは異質
物薄膜よりなるトンネリングバリヤを形成した素子を用
いることを特徴とした超伝導論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179425A JPS6158318A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179425A JPS6158318A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158318A true JPS6158318A (ja) | 1986-03-25 |
Family
ID=16065633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179425A Pending JPS6158318A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162414A (ja) * | 1986-12-19 | 1988-07-06 | 大日本印刷株式会社 | 絵付製品の製造方法 |
-
1984
- 1984-08-30 JP JP59179425A patent/JPS6158318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162414A (ja) * | 1986-12-19 | 1988-07-06 | 大日本印刷株式会社 | 絵付製品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806804A (en) | Mosfet integrated delay line for digital signals | |
| JPH05267603A (ja) | 集積回路 | |
| US5214318A (en) | Semiconductor integrated circuit device having a signal transmission line pair interconnected by propagation delay time control resistance | |
| US4400636A (en) | Threshold voltage tolerant logic | |
| US4710651A (en) | Josephson-junction logic device | |
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| US3717868A (en) | Mos memory decode | |
| JPS6158318A (ja) | 超伝導論理回路 | |
| EP0138126A2 (en) | Logic circuit with low power structure | |
| JPS6157738B2 (ja) | ||
| JPH0334868B2 (ja) | ||
| JPS5961317A (ja) | 論理回路 | |
| GB1053476A (ja) | ||
| JPH0445009B2 (ja) | ||
| JPS6347286B2 (ja) | ||
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JP2680922B2 (ja) | Ｃｍｏｓ論理回路 | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPS61244122A (ja) | 論理回路 | |
| JPS60134625A (ja) | 超電導多端子素子スイツチング回路 | |
| JPH0215898B2 (ja) | ||
| JPH04347929A (ja) | 出力回路 | |
| JPH0211928B2 (ja) | ||
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPH047132B2 (ja) |