JPS6155788B2 - - Google Patents
Info
- Publication number
- JPS6155788B2 JPS6155788B2 JP53165722A JP16572278A JPS6155788B2 JP S6155788 B2 JPS6155788 B2 JP S6155788B2 JP 53165722 A JP53165722 A JP 53165722A JP 16572278 A JP16572278 A JP 16572278A JP S6155788 B2 JPS6155788 B2 JP S6155788B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- logic
- input
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明はエンハンスメント形シヨツトキーゲー
ト電界効果トランジスタ（以下、Ｅ・
MESFET）と称す）を用いて構成される論理集
積回路の雑音余裕の改善に関するものである。
ト電界効果トランジスタ（以下、Ｅ・
MESFET）と称す）を用いて構成される論理集
積回路の雑音余裕の改善に関するものである。
論理集積回路は、一般に高密度化、高速化、並
びに低電力化の３つの柱を中心に開発が集められ
ている。この中で、最近GaAsを用いた1GHz以
上の高速クロツクで動作する論理集積回路の研究
がなされてきている。これらの論理素子として
は、GaAsを用いたデプレツシヨン形又はエンハ
ンスメント形のシヨツトキーゲート電界効果トラ
ンジスタと負荷抵抗で構成されるインバーターが
用いられる。
びに低電力化の３つの柱を中心に開発が集められ
ている。この中で、最近GaAsを用いた1GHz以
上の高速クロツクで動作する論理集積回路の研究
がなされてきている。これらの論理素子として
は、GaAsを用いたデプレツシヨン形又はエンハ
ンスメント形のシヨツトキーゲート電界効果トラ
ンジスタと負荷抵抗で構成されるインバーターが
用いられる。
ところで、デプレツシヨン形で構成される論理
素子は高速動作に適しているものの、大電力を要
するとともに回路構成が複雑であるため高密度化
に不適である。一方、エンハンスメント形で構成
される論理素子は、回路構成が簡単で高密度化に
適しているとともに低消費電力（デプレツシヨン
形の場合と比較して約１／１０００）という特徴を有し
て いる。
素子は高速動作に適しているものの、大電力を要
するとともに回路構成が複雑であるため高密度化
に不適である。一方、エンハンスメント形で構成
される論理素子は、回路構成が簡単で高密度化に
適しているとともに低消費電力（デプレツシヨン
形の場合と比較して約１／１０００）という特徴を有し
て いる。
ところが、このエンハンスメント形論理素子
は、第１図に示すように正の論理信号をゲートに
入力するために、ゲートの接合が順バイアスとな
り、論理振幅はゲートの金属とGaAsの接触電位
差によつて決まり、一般には0.6V程度となる。
この小さな論理振幅は雑音余裕の低下をもたら
し、大規模集積回路における安定動作をさまたげ
る要因となる。
は、第１図に示すように正の論理信号をゲートに
入力するために、ゲートの接合が順バイアスとな
り、論理振幅はゲートの金属とGaAsの接触電位
差によつて決まり、一般には0.6V程度となる。
この小さな論理振幅は雑音余裕の低下をもたら
し、大規模集積回路における安定動作をさまたげ
る要因となる。
そこで、本発明は、Ｅ・MESFETで構成され
る論理集積素子の特長である低消費電力、高集積
度を生かしながら論理振幅を大きくすることを目
的とし、入力信号を整流ダイオードを介して入力
するという新しい基本論理集積回路を提案するも
のである。
る論理集積素子の特長である低消費電力、高集積
度を生かしながら論理振幅を大きくすることを目
的とし、入力信号を整流ダイオードを介して入力
するという新しい基本論理集積回路を提案するも
のである。
以下に本発明の詳細を一実施例により図面を参
照して説明する。
照して説明する。
第２図ａ〜ｃに本発明の一実施例として論理集
積回路の基本ゲートの回路構成を示す。同図ａは
インバーター、同図ｂは２入力NANDゲート、同
図ｃは２入力NORゲートを示す。第２図ａ〜ｃ
より容易にわかるように、本発明の集積回路の基
本は入力信号が整流ダイオード２３を介してＥ・
MESFET２２のゲートに印加される点である。
このように、Ｅ・MESFETに直列にダイオード
を接続することにより、入力端子に印加された入
力信号の電圧値は、ダイオード２３とＥ・
MESFET２２のゲート、ソース間に形成される
シヨツトキーダイオードに分割される。例えば、
ダイオード２３をＥ・MESFET２２のゲート部
と同様のシヨツトキー接合で構成すると、入力電
圧は１／２に分割され実効的に印加されるFET
２２のゲート・ソース間電圧は入力電圧の１／２
の値である。すなわち、第１図に示したような従
来の回路構成に対して、入力感度が１／２に減少
することになる。次に出力電圧の変化について述
べる。出力電圧の高電位レベル、すなわち、第２
図ａ〜ｃにおけるＥ・MESFET２２がしや断状
態にある場合の出力電圧は、次段の論理ゲート回
路の入力端子に印加されるから、次段のダイオー
ドとＥ・MESFETのゲートの順方向立上り電圧
の和の値になる。すなわち、第１図に示されるよ
うな従来の回路に比して約２倍の電圧になる。
積回路の基本ゲートの回路構成を示す。同図ａは
インバーター、同図ｂは２入力NANDゲート、同
図ｃは２入力NORゲートを示す。第２図ａ〜ｃ
より容易にわかるように、本発明の集積回路の基
本は入力信号が整流ダイオード２３を介してＥ・
MESFET２２のゲートに印加される点である。
このように、Ｅ・MESFETに直列にダイオード
を接続することにより、入力端子に印加された入
力信号の電圧値は、ダイオード２３とＥ・
MESFET２２のゲート、ソース間に形成される
シヨツトキーダイオードに分割される。例えば、
ダイオード２３をＥ・MESFET２２のゲート部
と同様のシヨツトキー接合で構成すると、入力電
圧は１／２に分割され実効的に印加されるFET
２２のゲート・ソース間電圧は入力電圧の１／２
の値である。すなわち、第１図に示したような従
来の回路構成に対して、入力感度が１／２に減少
することになる。次に出力電圧の変化について述
べる。出力電圧の高電位レベル、すなわち、第２
図ａ〜ｃにおけるＥ・MESFET２２がしや断状
態にある場合の出力電圧は、次段の論理ゲート回
路の入力端子に印加されるから、次段のダイオー
ドとＥ・MESFETのゲートの順方向立上り電圧
の和の値になる。すなわち、第１図に示されるよ
うな従来の回路に比して約２倍の電圧になる。
このような本発明の実施例に示されるインバー
タの入出力特性を従来の場合と比較して第３図に
示す。同図において従来の回路における入出力特
性は破線で、また本発明のゲートにダイオードを
付加した回路の入出力特性は実線で示されてい
る。第３図からわかるように、論理振幅が２倍に
なり、この結果として雑音余裕も約２倍に向上す
る。
タの入出力特性を従来の場合と比較して第３図に
示す。同図において従来の回路における入出力特
性は破線で、また本発明のゲートにダイオードを
付加した回路の入出力特性は実線で示されてい
る。第３図からわかるように、論理振幅が２倍に
なり、この結果として雑音余裕も約２倍に向上す
る。
以上述べたように、シヨツトキー接合をゲート
とするエンハンスメント形電界効果トランジスタ
で構成される論理回路において、入力端子に整流
ダイオードを直列に付加することによつて、入出
力特性における論理振幅が増加するとともに、雑
音余裕度も大きくなる。
とするエンハンスメント形電界効果トランジスタ
で構成される論理回路において、入力端子に整流
ダイオードを直列に付加することによつて、入出
力特性における論理振幅が増加するとともに、雑
音余裕度も大きくなる。
これらの値は整流ダイオードの順方向立上り電
圧とその接続した個数に依存しこの立上に電圧の
増加と接続個数の増加に対して単調に増大する。
従つて、本発明の論理回路を用いると、論理振幅
と雑音余裕の大きな論理集積回路を容易に実現す
ることができる。
圧とその接続した個数に依存しこの立上に電圧の
増加と接続個数の増加に対して単調に増大する。
従つて、本発明の論理回路を用いると、論理振幅
と雑音余裕の大きな論理集積回路を容易に実現す
ることができる。
第１図は従来のインバーターの等価回路を示す
図、第２図ａ〜ｃは本発明の各実施例である論理
ゲート回路を示す等価回路図、第３図は本発明に
かかるインバータの入出力特性を示す図である。 ２１…負荷抵抗、２２…エンハンスメント形シ
ヨツトキーゲート電界効果トランジスタ、２３…
ダイオード。
図、第２図ａ〜ｃは本発明の各実施例である論理
ゲート回路を示す等価回路図、第３図は本発明に
かかるインバータの入出力特性を示す図である。 ２１…負荷抵抗、２２…エンハンスメント形シ
ヨツトキーゲート電界効果トランジスタ、２３…
ダイオード。
Claims (1)
- １ シヨツトキー接合をゲート部とするエンハン
スメント型電界効果トランジスタのゲート電極に
ダイオードのみを直列に接続してなる三端子を有
することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572278A JPS5588380A (en) | 1978-12-26 | 1978-12-26 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572278A JPS5588380A (en) | 1978-12-26 | 1978-12-26 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588380A JPS5588380A (en) | 1980-07-04 |
| JPS6155788B2 true JPS6155788B2 (ja) | 1986-11-29 |
Family
ID=15817819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16572278A Granted JPS5588380A (en) | 1978-12-26 | 1978-12-26 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5588380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172190U (ja) * | 1988-05-19 | 1989-12-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400636A (en) * | 1980-12-05 | 1983-08-23 | Ibm Corporation | Threshold voltage tolerant logic |
-
1978
- 1978-12-26 JP JP16572278A patent/JPS5588380A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172190U (ja) * | 1988-05-19 | 1989-12-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588380A (en) | 1980-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3906255A (en) | MOS current limiting output circuit | |
| US3995172A (en) | Enhancement-and depletion-type field effect transistors connected in parallel | |
| US4122360A (en) | Logic circuit using CMOS transistors | |
| EP0243603A2 (en) | Binary logic circuit | |
| US4663543A (en) | Voltage level shifting depletion mode FET logical circuit | |
| US3986042A (en) | CMOS Boolean logic mechanization | |
| JPH027537B2 (ja) | ||
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| US4518871A (en) | Ga/As NOR/NAND gate circuit using enhancement mode FET's | |
| JPS58137331A (ja) | インバ−タ回路 | |
| US4639621A (en) | Gallium arsenide gate array integrated circuit including DCFL NAND gate | |
| US4725743A (en) | Two-stage digital logic circuits including an input switching stage and an output driving stage incorporating gallium arsenide FET devices | |
| KR870002662A (ko) | 반도체장치 | |
| JPS6155788B2 (ja) | ||
| US4954730A (en) | Complementary FET circuit having merged enhancement/depletion FET output | |
| JPH02216912A (ja) | ３―５族技術に適当なソース フォロワー電界効果形論理ゲート（ｓｆｆｌ） | |
| KR940002771B1 (ko) | 반도체 회로장치 | |
| US5204553A (en) | Field effect transistor circuit | |
| JPS626370B2 (ja) | ||
| JPH0548431A (ja) | 論理回路 | |
| JPS62120064A (ja) | 集積回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH02182029A (ja) | 半導体装置 | |
| JPS5856531A (ja) | 論理回路 | |
| JPS598912B2 (ja) | 論理信号増幅回路 |