JPS6152613B2

JPS6152613B2 -

Info

Publication number: JPS6152613B2
Application number: JP53077893A
Authority: JP
Inventors: Koji Maeda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1978-06-26
Filing date: 1978-06-26
Publication date: 1986-11-14
Also published as: JPS555077A

Description

【発明の詳細な説明】この発明は電力系統の差動保護方式に関するも
ので、特にデイジタル処理を行なうことを前提と
した差動保護方式に関するものである。

従来の差動保護方式はキルヒホフの第１則を原
理とし、各端子電流の代数和処理後の電気量を動
作力となし、外部事故時には、この電気量が原理
的に零となるが、内部事故時には、これが零でな
くなることに着目したものであり、このときこの
量の大きさが整定タツプ値以上であるか否かを判
断して電力系統の差動保護を行つている。

しかし、外部事故の時には事故回線以外の回線
から電流が流入し、これらの電流の総和が事故回
線に集中して流れることがある。この場合、流出
端のCTは容易に飽和して、励磁電流が増大し、
この分だけ２次出力が減少することになる。

従つて、代数和処理後の電気量は、外部事故で
は零でない場合が存在するのであり、この量が動
作力となつてくる。

この現象は、リレーとしては好ましくない現象
であるため、従来から、リレーはこれに対処する
ために、端子電流の最大のものに−勿論この方法
は従来から知られたリレーの１手法を述べている
のだが−所定係数を乗じてこの電気量を抑制量と
して使用することで、差動保護継電器として実用
に供することを可能にしている。

この方法は、外部事故で誤動作させないという
面では工学的着想として極めて優れたものではあ
るが、反面、内部事故の時には、この内部事故の
検出感度を犠性にしたものとなつている。

このことは、１端流入の内部事故を想定すれ
ば、自ら明白なことである。すなわち、１端流入
の内部事故の場合でも抑制量が存在していること
である。

一般にデイジタル的な処理を行なうことを前提
とする差動保護方式は、入力交流量を予め波形処
理し、（通常はローパス・フイルターが用いられ
る）、これを標本量化し（通常はサンプル・ホー
ルド回路が用いられる）、これを量子化し（通常
はアナログ・デイジタル変換器が用いられる）、
この量子化されたデイジタル量を計算機あるいは
マイクロ・コンピユーターなどのデイジタル処理
装置を用いて演算している。

さらに、この方式ではリレー技術者が前述の演
算を容易に制御し得るように、標本量化のタイミ
ングを定めている。通常、このタイミングには、
サンプリング時間巾、あるいはサンプリング周期
などの呼称が付されており、少なくとも電気角で
90゜隔つた点のサンプリング値がこの方式で利用
できるようになつている。これが満足されれば、
下記のように、処理が極めて容易となることは云
うまでもない。これを具体例で示すと以下のとお
りとなる。

１つの正弦波を、所定のサンプリング時間巾で
サンプリングした時、これらの量は、それぞれ正
弦波上の所定時刻における瞬時値量となつてく
る。即ち、時々刻々値が変動している事になる。

保護リレーには必ず「タツプ値」の概念が必要
であり、これを満足するためには、時間と共に変
動する量から、時間に無関係な一定量に変換する
事が必要となる。この方策の１つが、同一の角、
同一の大きさの三角関数の正弦量の二乗と余弦量
の二乗の和から大きさの二乗を得る手法である。
これは原則的には、同時刻の正弦量と余弦量を必
要とするが、正弦波が所定の振巾を保持する限り
においては、数学的には、正弦波形を90゜遅らせ
ると余弦波形となるため、同一時刻の正弦量、余
弦量を使う必要はない事になる。

つまり、特定の正弦波のある時刻の正弦量とこ
の時刻から90゜遅れた時刻の正弦量（余弦量に等
価）の二乗和をとつても、特定の正弦波形の振巾
の二乗を得た事になる。

今、時刻ｔでサンプリングされた量（前述標本
化された量に同じ）をｉ_t、これより電気角で90
゜隔つた量（時刻ｔでサンプリングされた量を正
弦量とすると、これは余弦量に相当する）をｉ_t-
〓（サフイツクスｔ−π／２は時刻ｔよりも電気角90 ゜前にサンプリングされた量を意味するものとす
る）とすると、ｉ_t＝Isinωｔ …(1) ｉ_t-〓＝Isin（ωｔ−π／２）＝−Icosωｔ …(2) 従つて、式(1)，(2)より、それぞれの平方和をと
れば、（ｉ_t）^２＋（ｉ_t-〓）^２＝I² …(3) を得る。

式(3)をリレーに適用する場合は、系統が正常状
態から事故状態に変化した時、その前後で波形が
異なり、直流分の存在も推定されるため、基本分
フイルターの装備、及びｉ_tとｉ_t-〓が同一の波
形上に存在する様になると思われる時間（電気角
でπ／２相当程度）を待つ等の配慮が必要となる。

従来用いられていた差動保護継電器の演算原理
は、前述した方式では｜Ｉ〓_１＋Ｉ〓_２｜−kMAX｛｜Ｉ〓_１｜or｜Ｉ〓_２｜｝
＞Ｋ …(4) で示されるものである。ここでＩ〓_１，Ｉ〓_２は夫々
端子１，２の端子電流で流入方向を正としたもの
であり、ｋは抑制比率を示す定数、MAX｛｝
は｛｝内の電気量のうち大なる方を採用するこ
とを定めるガウス記号であり、Ｋはタツプ値であ
る。

式(4)が示す通り、kMAX｛｜Ｉ〓_１｜or｜Ｉ〓_２
｜｝の分だけ、内部事故の検出感度を悪化させて
いる。

この発明は、この点に鑑みなされたもので、デ
イジタル的に処理するに際し、内部事故の検出感
度を上げるのみならず、内部、外部事故を明白に
識別し得る差動保護方式を提供することを目的と
するものである。

すなわち、この発明は、その最も簡単な手法で
示せば、演算処理を、｜Ｉ〓_１＋Ｉ〓_２｜＋｜Ｉ〓_１｜・｜Ｉ〓_２｜cosθ＞
Ｋ
…(5) で行なうものである。ここで、θはＩ〓_１とＩ〓_２の
位相差を示すものであり、一般には内部事故のと
きの位相差が同相、外部事故の時の位相差がπで
ある。換言すれば従来の方式では式(5)の左辺第二
項は単純な抑制項であつたが、この発明では、こ
れに内部、外部事故の判定能力を付与しているの
である。

式(5)をデイジタル的に処理するためには、先に
式(3)を導いた場合に似たような手法が使用され
る。

CT飽和がないとすると、式(5)は｜Ｉ〓_１＋Ｉ〓_２｜＞Ｋ …（５−１）となる。式（５−１）をデイジタル処理で行なう
ためには、式(3)と同等の考えが必要となる。ここ
で、式（５−１）の両辺を平方しても不等号の向
きは変らないから｜Ｉ〓_１＋Ｉ〓_２｜^２＞K² …（５−２）を得る。

式（５−２）迄くれば、これをデイジタル処理
に置換するのは容易である。式（５−２）の左辺
は流入電流の代数和の二乗であり、右辺はタツプ
の二乗であるから、（ｉ_1t＋ｉ_2t）^２
＋（ｉ_1t-〓＋ｉ_2t-〓）^２＞K² …（５−３）を得る。

ここで、CT飽和を考慮した時、前述の抑制項
をどうやつてうまく使いこなすかが必要である。

式(5)左辺の第二項は、各端子の流入電流の大き
さの積と両者の相差角の余弦の積であるから、こ
れをデイジタル処理で考えれば、ｉ_1t・ｉ_2t＋ｉ_1t-〓・ｉ_2t-〓＝I₁sinωｔ・I₂sin（ωｔ＋θ）＋I₁sin（ωｔ−π／２）・I₂sin（ωｔ＋θ−π／
２）＝I₁・I₂sinωｔ・sin（ωｔ＋θ）＋I₁・I₂cosωｔ・cos（ωｔ＋θ）＝I₁・I₂cosθ …（５−４）とすれば良い事になる。

即ち、下式をデイジタル処理形の差動リレーの
一つの演算原理式（アルゴリズム）を得る。

｛（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２｝＋（ｉ_1t・ｉ_2t＋ｉ_1t-〓・ｉ_2t-〓）＞K² …(6) ここで、ｉ_1t，ｉ_2tは夫々時刻ｔでサンプリン
グした端子１，２の電気量である。

式(6)を内部事故の場合で説明すれば下記の通り
である。

式（５−２）の左辺をまとめてみると、（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２＝｛I₁sinωｔ＋I₂sin（ωｔ＋θ）｝^２＋｛I₁sin（ωｔ−π／２）＋I₂sin（ωｔ＋θ−π／２）｝^２＝｛I₁sinωｔ＋I₂sin（ωｔ＋θ）｝^２＋｛I₁cosωｔ＋I₂cos（ωｔ＋θ）｝^２＝I₁ ²sin²ωｔ＋2I₁I₂sinωtsin（ωｔ＋θ）＋I₂ ²sin²（ωｔ＋θ）＋I₁ ²cos²ωｔ＋2I₁I₂cosωtcos（ωｔ＋θ）＋I₂ ²cos²（ωｔ＋θ）＝（I₁ ²＋2I₁I₂cosθ＋I₂ ²） …(7) 式(6)の抑制項についてみると、式（５−４）の
演算と同様に下式を得る。

ｉ_1t・ｉ_2t＋ｉ_1t-〓・ｉ_2t-〓＝I₁sinωｔ・I₂sin（ωｔ＋θ）＋I₁sin（ωｔ−π／２）・I₂sin（ωｔ＋θ−π／２
）＝I₁I₂｛sinωtsin（ωｔ＋θ）＋cosωtcos（ωｔ＋θ）｝＝I₁I₂cosθ …(8) 式(7)，(8)をθ＝０の条件のもとに式(6)に代入す
れば、 I₁ ²＋3I₁I₂＋I₂ ²＞K² …(9) を得る。ここで、左辺がタツプ値K²より大きけ
れば、動作を示すものであるが、従来の抑制項相
当分が動作力になつていることが判明する。

以上のことを外部事故の場合で説明すると、θ
＝πとして（ｉ_1t−ｉ_2t）^２−ｉ_1t・ｉ_2t ＋（ｉ_1t-〓−ｉ_2t-〓）^２−ｉ_1t-〓・ｉ_2t-〓＝（I₁−I₂）²sin²ωｔ−I₁I₂sin²ωｔ＋（I₁−I₂）²cos²ωｔ−I₁I₂cos²ωｔ＝（I₁−I₂）²−I₁I₂ ＝I₁ ²−3I₁I₂＋I₂ ² …(10) ここで、さらに、貫通外部事故であるから、I₁＝
I₂とすると、式(10)は下記のようになる。

式(10)＝−I₁I₂＝−I₁ ²＜K² …(11) 前記の式(6)によつて、内部事故の検出感度を上
げ得たのみならず、内部、外部事故が明白に識別
出来るアルゴリズムである事が説明された事にな
る。

式(6)を演算するのに、この発明の更に別の抑制
項決定手法として下式も考えられる。

これは、式(6)を多端子系統に適用した場合、抑
制項に方向識別の能力を付与したまま、演算を簡
素化しようとするものである。

式(6)の抑制項は、式（５−４）に示した通りで
あるが、これと同等のものを得るために下式を考
える。

１／２〔ｉ_1t＋ｉ_2t）^２−｛（ｉ_1t）^２＋（ｉ_2t）^２｝＋（ｉ_1t-〓＋ｉ_2t-〓）^２ −｛（ｉ_1t-〓）^２＋（ｉ_2t-〓）^２｝〕＝１／２〔（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２ −｛（ｉ_1t）^２＋（ｉ_2t）^２＋（ｉ_1t-〓）^２＋（ｉ_2t-〓）^２｝〕＝１／２｛I₁ ²＋2I₁I₂cosθ ＋I₂ ²−（I₁ ²＋I₂ ²）｝＝I₁I₂cosθ …（12−１）この抑制項を用いた差動リレーの演算原理式は
下記となる。

（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２＋１／２〔（ｉ_1t＋ｉ_2t）^２−｛（ｉ_1t）^２＋（ｉ_2t）^２｝＋（ｉ_1t-〓＋ｉ_2t-〓）^２ −｛（ｉ_1t-〓）^２＋（ｉ_2t-〓）｝^２〕＝１／２〔３｛（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２｝ −｛（ｉ_1t）^２＋（ｉ_1t-〓）^２＋（ｉ_2t）^２＋（ｉ_2t-〓）^２｝〕＞K² …(12) 式(12)を式の上からだけみれば、実際の演算は、
式（５−３）の左辺と式（12−１）の第一行の通
りの演算をする必要がなくて、式(12)の“まとめら
れた式”、即ち１／２〔３｛（ｉ_1t＋ｉ_2t）^２＋（ｉ_1t-〓＋ｉ_2t-〓）^２｝ −｛（ｉ_1t）^２＋（ｉ_1t-〓）^２＋（ｉ_2t）^２＋（ｉ_2t-〓）^２｝〕の演算を実行すれば、式(6)と同等の結果を示す事
となる。

式(12)で、内部事故の場合を考えれば下記のよう
になる。

式(12)左辺＝１／２３（I₁ ²＋2I₁I₂＋I₂ ²）−（I₁ ²＋I₂ ²）＝I₁ ²＋3I₁I₂＋I₂ ² …（13）これは、式(9)と同一であることを示している。
すなわち、式(12)は、見方を変えれば、右辺の２つ
目の｛｝内が抑制項を表わしていると見做せる
（式(12)に下線を付して示す）。式(6)および(12)は２
端
子系で成立つものであるが、多端子系の場合には
以下に述べるものとなる。多端子系の１例として
３端子系の場合で説明してみると、式(6)による方
法では、抑制項をf₆（ｉ，ｔ）とすると、f₆
（ｉ，ｔ）は下記のようになる。

f₆（ｉ，ｔ）＝I₁I₂cosθ₁₂＋I₂I₃ cosθ₂₃＋I₃I₁cosθ₃₁ …（14） θ₁₂はI₁，I₂の位相差であり、θ₂₃はI₂，I₃の位
相差であり、θ₃₁はI₃，I₁の位相差である。内部
事故のときには、θ₁₂＝θ₂₃＝θ₃₁＝０として f₆（ｉ，ｔ）＝I₁I₂＋I₂I₃＋I₃I₁ …（15）を得、外部事故のときは（端子３側で事故発生と
する） θ₁₂＝０，θ₂₃＝θ₃₁＝πとして f₆（ｉ，ｔ）＝I₁I₂−（I₂I₃＋I₃I₁） …（16）を得る。

このとき、I₁＝I₂＝１／２I₃と想定すれば、式（16）は、 f₆（ｉ，ｔ）＝I₁ ²−4I₁ ²＝−3I₁ ² …（17）となり、若干飽和が始つたと想定すれば、I₃が小
さくなり、I₁＝I₂＞１／２I₃の関係となるから f₆（ｉ，ｔ）＝I₁ ²−2I₁・I₃ ＝I₁（I₁−2I₃） …（18）を得るため、貫通電流が、I₃＞Ｉ_１／２＝Ｉ_１＋Ｉ_２／
４即ち、端子３の流出電流に対して、CT2次出力（巻線比
１：１と想定）が１／４以上の範囲で、多端子への拡張が可能となつてくる。

この方式では、以上の説明から容易に解るよう
に端子１の電流についてみれば、端子２および端
子３の電流の積の余弦が必要であることを示して
いる。

従つて、更に１端子増えて、４端子系統になる
と、f₆（ｉ，ｔ）は下記となる必要がある。

f₆（ｉ，ｔ）＝I₁I₂cosθ₁₂ ＋I₂I₃cosθ₂₃＋I₃I₄cosθ₃₄ ＋I₄I₁cosθ₄₁＋I₁I₃cosθ₁₃ ＋I₂I₄cosθ₂₄ …（19）ここに、θ₃₄，θ₄₁，θ₃₁，θ₂₄はそれぞれ、添
字同志の電流の位相差を示している。

方式(12)による抑制項をf₁₂（ｉ，ｔ）とする
と、３端子系のときは、 f₁₂（ｉ，ｔ）＝I₁ ²＋I₂ ²＋I₃ ² …（20）となり、４端子系になつた場合でも f₁₂（ｉ，ｔ）＝I₁ ²＋I₂ ²＋I₃ ²＋I₄ ² …（21）となつてくる。

従つて一般式としてのｋ端子系統では、式(6)お
よび式(12)は下記で示されることになる。

（ｉ_1t＋ｉ_2t＋…＋ｉ_pt）^２
＋（ｉ_1t-〓＋ｉ_2t-〓＋…＋ｉ_pt-〓）^２＋ｉ_1t（ｉ_2t＋ｉ_3t＋…＋ｉ_pt）
＋ｉ_2t（ｉ_3t＋ｉ_4t＋…＋ｉ_pt）＋ｉ_3t（ｉ_4t＋ｉ_5t＋…＋ｉ_pt）
＋…＋ｉ_(p-1)t・ｉ_pt ＋ｉ_1t-〓（ｉ_2t-〓＋ｉ_3t-〓＋…＋ｉ_pt-〓）＋ｉ_2t-〓（ｉ_3t-〓＋ｉ_4t-〓＋…＋ｉ_pt-〓）＋ｉ_3t-〓（ｉ_4t-〓＋ｉ_5t-〓＋…＋ｉ_pt-〓）＋… ＋ｉ_(p-1)t-〓・ｉ_pt-〓＞K² …（22）３｛（ｉ_1t＋ｉ_2t＋…＋ｉ_pt）^２
＋（ｉ_1t-〓＋ｉ_2t-〓＋…＋ｉ_pt-〓）^２｝ −（ｉ_1t ^２＋ｉ_2t ^２＋…＋ｉ_pt ^２＋ｉ_1t ^２ _-〓
＋ｉ_2t ^２ _-〓＋…＋ｉ_pt-〓）＞2K² …（23）但し、ｐは端子数を示すものとする。

以上の説明の通り、式（22）と式（23）の相違
は乗算の回数の違いとなつて表われてくる。

この違いは、例えば母線保護のように10端子を
越える系統を考えれば、抑制項内の乗算回数は論
ずる迄もなく歴然とした差となる。

保護装置としてその評価尺度となる動作速度
は、デイジタル処理による場合、乗算回数に依存
した数となるため乗算回数は少ない程望ましい。

即ち、系統構成が、２端子の小規模電力系統で
は式（22）の方が乗算回数が少なく、４端子以上
になると式（23）の方が乗算回数が少ないものと
なり、３端子系がほぼ両式の乗算回数の多少に対
する目途を示すことになる。

更に式（22），（23）が示す如く、これらの方式
では各端子の距離的な関係は、これが同一電気所
内のものであつても良いし、複数の電気所間を扱
うものであつても、勿論適用可能である。

但し、このとき各端子から同期した信号を送受
する必要があることはいうまでもない。

この発明の方式を実施するための電気的構成を
第１図および第２図に示す。

第１図は式（22）で演算処理するための回路構
成の具体例を示すもので、１〜３は端子１〜３の
デイジタル化された量を同期して受けとる端子で
あり、４〜６はメモリ回路で端子１〜３に時刻ｔ
のデータを受け付けた時、時刻ｔ−π／２（時刻ｔより１／４サイクル前にサンプリングされたデータ）のデータを保持している。７，８は加算回路で時刻
ｔおよび時刻ｔ−π／２の各端子のデータの代数和を得るものであり、９〜１４は乗算回路で、順にｉ
_1t・ｉ_2t，ｉ_2t・ｉ_3t，ｉ_3t・ｉ_1t，ｉ_1t-〓ｉ_2t-
〓，ｉ_2t-〓ｉ_3t-〓，ｉ_3t-〓ｉ_1t-〓を夫々得るも
のであり、１５，１６は乗算回路で夫々、（ｉ_1t-
〓＋ｉ_2t-〓＋ｉ_3t-〓）^２及び（ｉ_1t＋ｉ_2t＋ｉ₃
_t）^２を得るものであり、１７〜１９は加算回路
で、順にｉ_1tｉ_2t＋ｉ_1t-〓ｉ_2t-〓，ｉ_2tｉ_3t＋ｉ_2t-
〓ｉ_3t-〓，ｉ_3tｉ_1t＋ｉ_3t-〓ｉ_1t-〓を得るもので
あり、２０，２１は加算回路で順に（ｉ_1t＋ｉ_2t
＋ｉ_3t）^２＋（ｉ_1t-〓＋ｉ_2t-〓＋ｉ_3t-〓）^２及び
（ｉ_1tｉ_2t＋ｉ_1t-〓ｉ_2t-〓）＋（ｉ_2tｉ_3t＋ｉ_2t-〓
ｉ₃
_t-〓）＋（ｉ_3tｉ_1t＋ｉ_3t-〓ｉ_1t-〓）を得るもので
あり、２２は加算回路で、加算回路２０，２１の
出力の和を得るものであり、２３は比較回路で、
加算回路２２の出力と整定タツプ値K²との大小
を比較するものであり、２４は出力端子で、比較
回路２３において加算回路２２の出力が整定タツ
プ値K²より大きいことを判定した時に、出力を
出すものである。

即ち、装置構成において、加算回路２１の出力
を、加算回路２２の入力とした事によつて、内部
事故の検出感度を上げる事が出来、かつ内部、外
部事故が明白に識別出来る差動保護方式が提供さ
れた事になる。

第２図はこの発明の別の電流差動方式の実施例
を示すものであつて、第１図と同一符号は同一
物、同一機能を示している。加算回路２０の出力
として、（ｉ_1t＋ｉ_2t＋ｉ_3t）^２＋（ｉ_1t-〓＋ｉ_2t-
〓＋ｉ_3t-〓）^２を得るようになつている。３０
〜３５は乗算回路で順に（ｉ_1t）^２，（ｉ_2t）^２，
（ｉ_3t）^２，（ｉ_1t-〓）^２，（ｉ_2t-〓）^２，（ｉ_3t-
〓）^２を導出するものであり、３８〜４０は加算
回路であり、順に（ｉ_1t）^２＋（ｉ_1t-〓）^２，（ｉ
_2t）^２＋（ｉ_2t-〓）^２，（ｉ_3t）^２＋（ｉ_3t-〓）^２
を得るものであり、４１は加算回路で｛（ｉ_1t）
^２＋（ｉ_1t-〓）^２｝＋｛（ｉ_2t）^２＋（ｉ_2t-〓）^２｝
＋
｛（ｉ_3t）^２＋（ｉ_3t-〓）^２｝を得るものである。

また３６は乗算回路で加算回路２０の出力に係
数３を乗ずるものであり、３７は減算回路で乗算
回路３６の出力と、加算回路４１の出力との差を
得るものであり、４２は減算回路３７の出力と整
定タツプ値2K²とを比較する比較回路である。そ
してこのような構成により、先きに述べたような
演算処理を行うのである。

即ち、装置構成において、加算回路２０の出力
を乗算回路３６に導いて係数を乗じて第１の電気
量（式（23）の左辺第１項相当）、乗算回路３０
〜３５及び加算回路３８〜４１を設けた事から、
加算回路４１の出力として第２の電気量（式
（23）の左辺第２項に相当）を得て両電気量を減
算回路３７に導いた事により、内部事故の検出感
度を上げる事が出来、かつ内部、外部事故が明白
に識別出来る他、４端子以上の多端子系統の保護
（例えば、母線保護の場合）に対しては、前述の
方式に比べて乗算回数の少ない差動保護方式が提
供された事になる。

この事は、母線保護等の場合の多端系統保護に
於いては、動作時間の高速度化の点において極め
て意義の高いものである。

以上詳述したように、この発明によれば、内部
事故時の検出感度を高めるのみならず、内部、外
部事故を明確に識別することができるとともに多
端子系統保護の高速度化を図ることができるとい
う効果が達成される。

【図面の簡単な説明】

第１図はこの発明の具体例を示すブロツク図、
第２図はこの発明の別の具体例を示すブロツク図
である。１〜３……端子、４〜６……メモリ回路、７〜
８……加算回路、９〜１４……乗算回路、１５〜
１６……乗算回路、１７〜１９……加算回路、２
０，２１……加算回路、２２……加算回路、２３
……比較回路、２４……端子、３０〜３６……乗
算回路、３７は減算回路、３８〜４０は加算回
路、４１……加算回路、４２……減算回路。

Claims

【特許請求の範囲】１電力系統の電流量を所定の大きさに減じ、こ
れを所定周期でサンプリングし、このサンプリン
グ量をデイジタル量化し、このデイジタル量を用
いて電流差動を行なう電流差動保護方式におい
て、デイジタル化された電気量を同期して受け取
る第１〜第３の端子と、時刻ｔのデータを受け付
けた時、出力として時刻ｔよりも電力系統の周波
数の1/4サイクル前にサンプリングされたデータ
を出力する第１〜第３のメモリ回路と、前記第１
〜第３のメモリ回路の出力を入力となし、これら
の和量を導出する第１の加算回路と、前記第１〜
第３の端子からのデータを入力となし和量を導出
する第２の加算回路と、前記第１、第２の端子及
び第２、第３の端子及び第３、第１の端子からの
データを入力となし積量を導出する第１〜第３の
乗算回路と、前記第１、第２のメモリ回路及び第
２、第３のメモリ回路及び第３、第１のメモリ回
路からのデータを入力となし積量を導出する第４
〜第６の乗算回路と、前記第１、第２の加算回路
の出力を入力となし二乗量を夫々導出する第７、
第８の乗算回路と、前記第１、第４の乗算回路及
び第２、第５の乗算回路及び第３、第６の乗算回
路からの出力を入力となし和量を出力する第３〜
第５の加算回路と、前記第７、第８の乗算回路の
出力を入力となし和量を出力する第６の加算回路
と、前記第３〜第５の加算回路の出力を入力とな
し和量を出力する第７の加算回路と、前記第６、
第７の加算回路の出力を入力となし和量を出力す
る第８の加算回路と、前記第８の加算回路の出力
を入力となし整定タツプ値との大小を比較し、大
なる時に出力する比較回路と、前記比較回路の出
力を導く第４の端子を備えた電流差動保護方式。２電力系統の電流量を所定の大きさに減じ、こ
れを所定周期でサンプリングし、このサンプリン
グ量をデイジタル量化し、このデイジタル量を用
いて電流差動を行なう電流差動保護方式におい
て、デイジタル量化された電気量を同期して受け
取る第１〜第３の端子と、時刻ｔのデータを受け
付けた時、出力として時刻ｔよりも電力系統の周
波数の1/4サイクル前にサンプリングされたデー
タを出力する第１〜第３のメモリ回路と、前記第
１〜第３のメモリ回路の出力を入力となし、これ
らの和量を導出する第１の加算回路と、前記第１
〜第３の端子からのデータを入力となし和量を導
出する第２の加算回路と、前記第１〜第３の端子
からのデータを入力となし二乗量を夫々導出する
第１〜第３の乗算回路と、前記第１〜第３のメモ
リ回路の出力を入力となし二乗量を夫々導出する
第４〜第６の乗算回路と、前記第１、第２の加算
回路の出力を入力となし二乗量を夫々導出する第
７、第８の乗算回路と、前記第１、第４の乗算回
路及び第２、第５の乗算回路及び第３、第６の乗
算回路からの出力を夫々入力となし和量を導出す
る第３〜第５の加算回路と、前記第７、第８の乗
算回路の出力を入力となし和量を出力する第６の
加算回路と、前記第３〜第５の加算回路の出力を
入力となし和量を出力する第７の加算回路と、前
記第６の加算回路の出力を入力となし定数を乗じ
て出力する第９の乗算回路と、前記第９の乗算回
路と前記第７の加算回路の出力を夫々入力となし
差量を出力する減算回路と、前記減算回路の出力
を入力となし整定タツプ値との大小を比較し大な
る時に出力する比較回路と、前記比較回路の出力
を導く第４の端子を備えた電流差動保護方式。