JPS6151817B2 - - Google Patents
Info
- Publication number
- JPS6151817B2 JPS6151817B2 JP6055880A JP6055880A JPS6151817B2 JP S6151817 B2 JPS6151817 B2 JP S6151817B2 JP 6055880 A JP6055880 A JP 6055880A JP 6055880 A JP6055880 A JP 6055880A JP S6151817 B2 JPS6151817 B2 JP S6151817B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- inter
- frame
- monitoring signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、時分割交換機における障害時の局間
監視信号ビツトの処理方式に関するものである。
監視信号ビツトの処理方式に関するものである。
第１図は従来の時分割交換機の構成図である。
この図において、１００は局間監視信号ビツト
（以下、Ｓビツトと略す）およびマルチフレーム
信号を送出するＳビツト送出装置、１０１はＳビ
ツト受信装置、１０２および１０３は伝送装置と
のインタフエース整合を行うフレームアライナの
受側および送り側装置、１１１および１１２は時
分割スイツチモジユールのアクト系およびスタン
バイ系装置、１０４は障害時等にアクト系の時分
割スイツチモジユール１１１とスタンバイ系の時
分割スイツチモジユール１１２の切替を行う切替
スイツチである。また、時分割スイツチモジユー
ル１１１，１１２は受信バツフア回路１０５、バ
ツフアメモリ回路１０６、マルチプレツクス回路
１０７、時分割スイツチ回路１０８、デマルチプ
レツクス回路１０９、送信バツフア回路１１０か
ら構成されている。
この図において、１００は局間監視信号ビツト
（以下、Ｓビツトと略す）およびマルチフレーム
信号を送出するＳビツト送出装置、１０１はＳビ
ツト受信装置、１０２および１０３は伝送装置と
のインタフエース整合を行うフレームアライナの
受側および送り側装置、１１１および１１２は時
分割スイツチモジユールのアクト系およびスタン
バイ系装置、１０４は障害時等にアクト系の時分
割スイツチモジユール１１１とスタンバイ系の時
分割スイツチモジユール１１２の切替を行う切替
スイツチである。また、時分割スイツチモジユー
ル１１１，１１２は受信バツフア回路１０５、バ
ツフアメモリ回路１０６、マルチプレツクス回路
１０７、時分割スイツチ回路１０８、デマルチプ
レツクス回路１０９、送信バツフア回路１１０か
ら構成されている。
このような時分割交換機において、時分割スイ
ツチモジユール１１１，１１２を構成する上述の
各回路の障害あるいは時分割スイツチモジユール
に給電する電源回路の障害あるいは時分割スイツ
チモジユールのクロツク分配系の障害あるいはＳ
ビツト送出装置１００の障害時、Ｓビツト送出装
置１００から送出され時分割スイツチモジユール
１１１およびフレームアライナ１０３を経由して
他局へ送出されるＳビツトが異常となる。Ｓビツ
トが正常でなくなつた場合、例えば回線が通話中
にＳビツトが１スタツクしスタツク時間が数
10ms以上の場合、誤課金、誤接が発生し、また
回線が空状態でＳビツトが０スタツクすると相手
局では該回線が起動されたと見做し、相手局一斉
起動や異常輻輳の問題が発生する。
ツチモジユール１１１，１１２を構成する上述の
各回路の障害あるいは時分割スイツチモジユール
に給電する電源回路の障害あるいは時分割スイツ
チモジユールのクロツク分配系の障害あるいはＳ
ビツト送出装置１００の障害時、Ｓビツト送出装
置１００から送出され時分割スイツチモジユール
１１１およびフレームアライナ１０３を経由して
他局へ送出されるＳビツトが異常となる。Ｓビツ
トが正常でなくなつた場合、例えば回線が通話中
にＳビツトが１スタツクしスタツク時間が数
10ms以上の場合、誤課金、誤接が発生し、また
回線が空状態でＳビツトが０スタツクすると相手
局では該回線が起動されたと見做し、相手局一斉
起動や異常輻輳の問題が発生する。
従つて障害発生時の悪影響を出来るだけ小さく
するため、例えばアクト系時分割スイツチモジユ
ール１１１の障害時には切替スイツチ１０４によ
りスタンバイ系時分割スイツチモジユール１１２
に切替えサービスを続行するなどの対策が採られ
ているが、障害発生からその検出、予備切替まで
には検出器の遅延、障害切分けのための処理遅
延、予備切替スイツチの動作遅延のためかなりの
時間が経り上述のＳビツト異常による問題があ
る。
するため、例えばアクト系時分割スイツチモジユ
ール１１１の障害時には切替スイツチ１０４によ
りスタンバイ系時分割スイツチモジユール１１２
に切替えサービスを続行するなどの対策が採られ
ているが、障害発生からその検出、予備切替まで
には検出器の遅延、障害切分けのための処理遅
延、予備切替スイツチの動作遅延のためかなりの
時間が経り上述のＳビツト異常による問題があ
る。
本発明の目的は、時分割スイツチを構成するメ
モリ回路やゲートマトリツクス回路の障害あるい
はＳビツト送出装置の障害時にＳビツトが異常に
なり誤課金、誤接、一斉起動等の発生を防ぐ方式
を提供するにある。
モリ回路やゲートマトリツクス回路の障害あるい
はＳビツト送出装置の障害時にＳビツトが異常に
なり誤課金、誤接、一斉起動等の発生を防ぐ方式
を提供するにある。
この目的のために本発明では、出ハイウエイ毎
あるいは複数出ハイウエイに対して１個のマルチ
フレーム同期はずれ検出回路を設け、マルチフレ
ーム同期はずれにより、マルチフレーム信号と同
じＳビツト送出装置から送出されるＳビツトの異
常を検出し、出ハイウエイ毎に設けられた１マル
チフレーム分以上のＳビツト保持容量を有するＳ
ビツト保持回路を動作させ、時分割スイツチやＳ
ビツト送出回路の障害時に１マルチフレーム以上
前のＳビツト信号を他局に送出することにより、
障害発生以前の回線状態に固定し、誤接や誤課
金、一斉起動の発生を防ぐようにしたものであ
る。
あるいは複数出ハイウエイに対して１個のマルチ
フレーム同期はずれ検出回路を設け、マルチフレ
ーム同期はずれにより、マルチフレーム信号と同
じＳビツト送出装置から送出されるＳビツトの異
常を検出し、出ハイウエイ毎に設けられた１マル
チフレーム分以上のＳビツト保持容量を有するＳ
ビツト保持回路を動作させ、時分割スイツチやＳ
ビツト送出回路の障害時に１マルチフレーム以上
前のＳビツト信号を他局に送出することにより、
障害発生以前の回線状態に固定し、誤接や誤課
金、一斉起動の発生を防ぐようにしたものであ
る。
以下、図に従つて本発明を詳細に説明する。第
２図は本発明の１実施例を示すブロツク図であ
る。第２図において、第１図と同一部分には同一
番号を付与している。この図で１４０はマルチフ
レーム同期はずれ検出回路であり、局間監視信号
ビツト（Ｓビツト）送出装置１００、受信バツフ
ア回路１０５、バツフアメモリ回路１０６、マル
チプレツクス回路１０７、時分割スイツチ回路１
０８、デマルチプレツクス回路１０９の障害をマ
ルチフレーム信号の同期をカウンタなどによつり
監視することで、その同期はずれ状態により検出
する。また１２０はＳビツト保持回路であり、１
マルチフレーム（例えば６フレーム）のＳビツト
容量以上のＳビツト保持機能と、上述のマルチフ
レーム同期はずれ検出回路１４０により制御さ
れ、デマルチプレツクス回路１０９を経由して順
次送られてくるＳビツトと本Ｓビツト保持回路１
２０にて保持している１マルチフレーム以前のＳ
ビツトを切替えハイウエイの信号タイムスロツト
に挿入する機能を有する。障害のない状態、すな
わちマルチフレーム同期はずれが発生していない
状態では、デマルチプレツクス回路１０９を経由
して第１図に示されるＳビツト送出装置１００か
ら送られてくるＳビツトが順次送信バツフア回路
１１０へ出力され、フレームアライナ１０３を経
由して他局へ送出される。一方、障害時すなわち
マルチフレーム同期がはずれた場合には、マルチ
フレーム同期はずれ検出回路１４０で検出し、こ
の信号によりＳビツト保持回路１２０内の切替回
路を切替え、本保持回路１２０で保持している１
マルチフレーム前のＳビツトを繰返し送出する。
２図は本発明の１実施例を示すブロツク図であ
る。第２図において、第１図と同一部分には同一
番号を付与している。この図で１４０はマルチフ
レーム同期はずれ検出回路であり、局間監視信号
ビツト（Ｓビツト）送出装置１００、受信バツフ
ア回路１０５、バツフアメモリ回路１０６、マル
チプレツクス回路１０７、時分割スイツチ回路１
０８、デマルチプレツクス回路１０９の障害をマ
ルチフレーム信号の同期をカウンタなどによつり
監視することで、その同期はずれ状態により検出
する。また１２０はＳビツト保持回路であり、１
マルチフレーム（例えば６フレーム）のＳビツト
容量以上のＳビツト保持機能と、上述のマルチフ
レーム同期はずれ検出回路１４０により制御さ
れ、デマルチプレツクス回路１０９を経由して順
次送られてくるＳビツトと本Ｓビツト保持回路１
２０にて保持している１マルチフレーム以前のＳ
ビツトを切替えハイウエイの信号タイムスロツト
に挿入する機能を有する。障害のない状態、すな
わちマルチフレーム同期はずれが発生していない
状態では、デマルチプレツクス回路１０９を経由
して第１図に示されるＳビツト送出装置１００か
ら送られてくるＳビツトが順次送信バツフア回路
１１０へ出力され、フレームアライナ１０３を経
由して他局へ送出される。一方、障害時すなわち
マルチフレーム同期がはずれた場合には、マルチ
フレーム同期はずれ検出回路１４０で検出し、こ
の信号によりＳビツト保持回路１２０内の切替回
路を切替え、本保持回路１２０で保持している１
マルチフレーム前のＳビツトを繰返し送出する。
第３図はＳビツト保持回路の１例を示す回路図
であり、本図においては、第４図に示すハイウエ
イ上のタイムスロツト（TS）配置およびマルチ
フレーム信号方式を仮定している。第３図におい
て、１２１および１２２は１マルチフレーム（６
フレーム）分のＳビツトを蓄積するための１４４
ビツト（すなわち、第４図に示す如く１フレーム
内のＳビツト用のタイムスロツトを3TSとすれ
ば、６フレーム×3TS×８ビツト＝144ビツト）
の容量を有するシフトレジスタ、１２３は保持中
のＳビツトとデマルチプレツクス回路１０９より
送られてくるＳビツトを切替る２―１セレクタ、
１２４はそのセレクタ１２３を制御するための保
持制御フリツプフロツプ、１２５，１２６および
１２７はシフトレジスタ１２１，１２２にＳビツ
トを取込むタイミングを作成するカウンタ、デコ
ーダおよびタイムスロツト切替フリツプフロツ
プ、１２８は信号用タイムスロツト（Ｓビツト用
タイムスロツト）をハイウエイに挿入するための
タイムスロツト切替セレクタである。正常時Ｓビ
ツトはデマルチプレツクス回路１０９より入力端
子DIに送られてきたものがフリツプフロツプ１
２７等の制御によりタイムスロツト＃65TS，
＃66TS及び＃67TSのタイミングにてシフトレジ
スタ１２１を順次蓄積されセレクタ１２３、シフ
トレジスタ１２２を順次経由してセレクタ１２８
を介して信号タイムスロツト（＃65，＃66及び
＃67TS）に挿入され、出力端子DOを介して他局
へ転送される。次にいずれかの回路において、障
害が発生してマルチフレーム同期はずれが発生し
た場合、カウンタなどで構成され、入力端子DI
より供給される信号を監視するマルチフレーム同
期はずれ検出回路１４０で該状態が検出され、マ
ルチフレーム同期はずれ信号線（MSO）に信号
が出力される。これにより第３図に示す保持制御
フリツプフロツプ１２４がリセツト状態からセツ
ト状態に変化する。この保持制御フリツプフロツ
プ１２４がセツト状態になると、２―１セレクタ
１２３が切替り、障害が発生する前のＳビツトを
蓄積しているシフトレジスタ１２２の出力を選択
し、シフトレジスタ１２２に入力させる。これに
よりシフトレジスタ１２２に蓄えられていた障害
発生より１マルチフレーム（６フレーム）前のＳ
ビツト信号がセレクタ１２８を介して局間に送出
されることになる。
であり、本図においては、第４図に示すハイウエ
イ上のタイムスロツト（TS）配置およびマルチ
フレーム信号方式を仮定している。第３図におい
て、１２１および１２２は１マルチフレーム（６
フレーム）分のＳビツトを蓄積するための１４４
ビツト（すなわち、第４図に示す如く１フレーム
内のＳビツト用のタイムスロツトを3TSとすれ
ば、６フレーム×3TS×８ビツト＝144ビツト）
の容量を有するシフトレジスタ、１２３は保持中
のＳビツトとデマルチプレツクス回路１０９より
送られてくるＳビツトを切替る２―１セレクタ、
１２４はそのセレクタ１２３を制御するための保
持制御フリツプフロツプ、１２５，１２６および
１２７はシフトレジスタ１２１，１２２にＳビツ
トを取込むタイミングを作成するカウンタ、デコ
ーダおよびタイムスロツト切替フリツプフロツ
プ、１２８は信号用タイムスロツト（Ｓビツト用
タイムスロツト）をハイウエイに挿入するための
タイムスロツト切替セレクタである。正常時Ｓビ
ツトはデマルチプレツクス回路１０９より入力端
子DIに送られてきたものがフリツプフロツプ１
２７等の制御によりタイムスロツト＃65TS，
＃66TS及び＃67TSのタイミングにてシフトレジ
スタ１２１を順次蓄積されセレクタ１２３、シフ
トレジスタ１２２を順次経由してセレクタ１２８
を介して信号タイムスロツト（＃65，＃66及び
＃67TS）に挿入され、出力端子DOを介して他局
へ転送される。次にいずれかの回路において、障
害が発生してマルチフレーム同期はずれが発生し
た場合、カウンタなどで構成され、入力端子DI
より供給される信号を監視するマルチフレーム同
期はずれ検出回路１４０で該状態が検出され、マ
ルチフレーム同期はずれ信号線（MSO）に信号
が出力される。これにより第３図に示す保持制御
フリツプフロツプ１２４がリセツト状態からセツ
ト状態に変化する。この保持制御フリツプフロツ
プ１２４がセツト状態になると、２―１セレクタ
１２３が切替り、障害が発生する前のＳビツトを
蓄積しているシフトレジスタ１２２の出力を選択
し、シフトレジスタ１２２に入力させる。これに
よりシフトレジスタ１２２に蓄えられていた障害
発生より１マルチフレーム（６フレーム）前のＳ
ビツト信号がセレクタ１２８を介して局間に送出
されることになる。
なお、第３図において、信号端子MSD SET及
びMSD RESETは図示されていない保守用の駆
動回路（MSD）からの信号を入力する端子で、
フリツプフロツプ１２４をセツト及びリセツトす
るためのものである。また、Ｃ1M及びＣ8Mはクロ
ツク信号の入力端子である。
びMSD RESETは図示されていない保守用の駆
動回路（MSD）からの信号を入力する端子で、
フリツプフロツプ１２４をセツト及びリセツトす
るためのものである。また、Ｃ1M及びＣ8Mはクロ
ツク信号の入力端子である。
以上述べたように、本発明によれば、局間監視
信号ビツト（Ｓビツト）と同じ送出装置から送出
されるマルチフレーム同期の正常を監視し、異常
が検出された場合、Ｓビツトも異常と見做し、正
常時のＳビツト信号を送出することにより、Ｓビ
ツト信号が長時間（数10ms以上）異常となるこ
とを防ぎ、誤課金、誤接を防止し、システムの信
頼性を高めることができる。
信号ビツト（Ｓビツト）と同じ送出装置から送出
されるマルチフレーム同期の正常を監視し、異常
が検出された場合、Ｓビツトも異常と見做し、正
常時のＳビツト信号を送出することにより、Ｓビ
ツト信号が長時間（数10ms以上）異常となるこ
とを防ぎ、誤課金、誤接を防止し、システムの信
頼性を高めることができる。
なお、上述の実施例では、マルチフレーム同期
はずれ検出回路とＳビツト保持回路を対にして使
用する場合について説明したが、マルチフレーム
同期はずれ検出回路は複数ハイウエイのうちいず
れか１ハイウエイに上記検出回路を設置し、複数
ハイウエイのＳビツト保持回路を制御させること
も可能であり、この場合も誤課金、誤接率の減少
が図れる。
はずれ検出回路とＳビツト保持回路を対にして使
用する場合について説明したが、マルチフレーム
同期はずれ検出回路は複数ハイウエイのうちいず
れか１ハイウエイに上記検出回路を設置し、複数
ハイウエイのＳビツト保持回路を制御させること
も可能であり、この場合も誤課金、誤接率の減少
が図れる。
第１図は従来の時分割交換装置の構成図、第２
図は本発明の１実施例を示すブロツク図、第３図
は本発明の主要部を成すＳビツト保持回路の１例
を示す回路図、第４図は第３図の前提条件となる
時分割ハイウエイのフレーム構成の１例を示す図
である。 １００：局間監視信号ビツト（Ｓビツト）送出
装置、１０１：Ｓビツト受信装置、１０２，１０
３：フレームアライナ、１０４：切替スイツチ、
１０５，１１０：バツフア回路、１０６：バツフ
アメモリ回路、１０７：マルチプレツクス回路、
１０８：時分割スイツチ、１０９：デマルチプレ
ツクス回路、１１１，１１２：時分割スイツチモ
ジユール、１２０：Ｓビツト保持回路、１２１，
１２２：シフトレジスタ、１２３，１２８：セレ
クタ、１２４，１２７：フリツプフロツプ、１２
５：カウンタ、１２６：デコーダ、１４０：マル
チフレーム同期はずれ検出回路。
図は本発明の１実施例を示すブロツク図、第３図
は本発明の主要部を成すＳビツト保持回路の１例
を示す回路図、第４図は第３図の前提条件となる
時分割ハイウエイのフレーム構成の１例を示す図
である。 １００：局間監視信号ビツト（Ｓビツト）送出
装置、１０１：Ｓビツト受信装置、１０２，１０
３：フレームアライナ、１０４：切替スイツチ、
１０５，１１０：バツフア回路、１０６：バツフ
アメモリ回路、１０７：マルチプレツクス回路、
１０８：時分割スイツチ、１０９：デマルチプレ
ツクス回路、１１１，１１２：時分割スイツチモ
ジユール、１２０：Ｓビツト保持回路、１２１，
１２２：シフトレジスタ、１２３，１２８：セレ
クタ、１２４，１２７：フリツプフロツプ、１２
５：カウンタ、１２６：デコーダ、１４０：マル
チフレーム同期はずれ検出回路。
Claims (1)
- １ マルチフレーム形式のフレーム構成を有し、
局間監視信号ビツトにより局間信号を送受する時
分割交換装置において、他装置とのインタフエー
ス部分に、マルチフレーム同期はずれ状態を検出
する検出回路と局間監視信号ビツトを保持する信
号保持回路を設け、上記検出回路によりマルチフ
レーム同期はずれ状態を検出したとき、局間監視
信号障害と見做して上記保持回路を制御し、保持
中の局間監視信号ビツトを送出することを特徴と
する局間監視信号ビツト保持方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055880A JPS56157162A (en) | 1980-05-09 | 1980-05-09 | Inter-office monitor signal bit holding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055880A JPS56157162A (en) | 1980-05-09 | 1980-05-09 | Inter-office monitor signal bit holding system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56157162A JPS56157162A (en) | 1981-12-04 |
| JPS6151817B2 true JPS6151817B2 (ja) | 1986-11-11 |
Family
ID=13145719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6055880A Granted JPS56157162A (en) | 1980-05-09 | 1980-05-09 | Inter-office monitor signal bit holding system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56157162A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155420U (ja) * | 1988-04-19 | 1989-10-25 | ||
| JPH0313143U (ja) * | 1989-06-26 | 1991-02-08 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979667A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | 時分割ハイウェイ障害検出方式 |
| JPS59229958A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | マルチフレ−ム同期試験方式 |
| JPH0779320B2 (ja) * | 1984-10-31 | 1995-08-23 | 株式会社日立製作所 | コントロ−ル信号抽出回路 |
| JPS62180650A (ja) * | 1986-02-04 | 1987-08-07 | Nec Corp | 回線状態監視装置 |
-
1980
- 1980-05-09 JP JP6055880A patent/JPS56157162A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155420U (ja) * | 1988-04-19 | 1989-10-25 | ||
| JPH0313143U (ja) * | 1989-06-26 | 1991-02-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56157162A (en) | 1981-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754171B1 (en) | Method and system for distributed clock failure protection in a packet switched network | |
| US4525830A (en) | Advanced network processor | |
| EP0806100B1 (en) | Grooming device for streamlining telecommunication signals | |
| US4387456A (en) | Alarm monitoring arrangements for digital telecommunications switching networks | |
| JPH08293834A (ja) | 光パラレル伝送方式および光伝送装置 | |
| US5081619A (en) | Digital signal multiplex communication system having signal path monitoring function | |
| US4730302A (en) | Monitoring means for digital signal multiplex equipment | |
| US4368531A (en) | Frame aligner for digital telecommunications exchange system | |
| JPS6151817B2 (ja) | ||
| US5936938A (en) | System and method for providing switching between paths in a telecommunications system | |
| US5610928A (en) | Data verification method | |
| JPH11112389A (ja) | 無瞬断回線切替システム及び伝送装置 | |
| JP4642996B2 (ja) | 光多分岐通信システムおよびその伝送路切替復旧制御方法 | |
| GB1139631A (en) | Time division communication systems | |
| JP4257149B2 (ja) | 光信号処理装置およびその切替報告制限方法 | |
| JPS6318741A (ja) | バスインタ−フエイス回路 | |
| KR0157384B1 (ko) | Isdn망 일차군 속도가입자 정합장치 | |
| JP2664925B2 (ja) | 回線切替方式 | |
| KR910005467B1 (ko) | 전자교환기의 데이터링크 정합장치 | |
| JPH04371096A (ja) | 位相同期検出方式 | |
| JP2655738B2 (ja) | 二重化系―一重化系間系切り替え方式 | |
| JPH0661986A (ja) | クロック切替方式 | |
| JPH0124464B2 (ja) | ||
| JPH01119141A (ja) | 時分割多重化装置 | |
| JPH05130667A (ja) | 遠隔加入者制御システム |