JPS61501234A - 転位を含まない基板を有する集積回路 - Google Patents

転位を含まない基板を有する集積回路

Info

Publication number
JPS61501234A
JPS61501234A JP60500284A JP50028485A JPS61501234A JP S61501234 A JPS61501234 A JP S61501234A JP 60500284 A JP60500284 A JP 60500284A JP 50028485 A JP50028485 A JP 50028485A JP S61501234 A JPS61501234 A JP S61501234A
Authority
JP
Japan
Prior art keywords
host
semiconductor
atoms
circuit structure
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60500284A
Other languages
English (en)
Inventor
シヤー、アーデン
Original Assignee
エス・ア−ル・アイ・インタ−ナシヨナル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス・ア−ル・アイ・インタ−ナシヨナル filed Critical エス・ア−ル・アイ・インタ−ナシヨナル
Publication of JPS61501234A publication Critical patent/JPS61501234A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/826—Heterojunctions comprising only Group II-VI materials heterojunctions, e.g. CdTe/HgTe heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H10D62/862—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO being Group II-VI materials comprising three or more elements, e.g. CdZnTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V

Landscapes

  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 転位を含まない基板を有する集積回路 技術分野 本発明は一般に集積回路に係）、特にホスト材料の原子の一部を置換する原子を 有する材料に結合された四面体構造の結晶性ホスト半導体材料を有する基板を備 えた集積回路において、少なくとも幾つかの能動半導体素子がその上に設けられ るホスト材料の大きな表面積および体積にわ九って実質的に転位を除くように合 金化原子のもつとも近くに隣接するホスト原子との結合距離がホスト原子間の結 合距離よシも小さくなされている集積回路に関する。
背景技術 シリコンは実質的に転位することなく成長させることができるので集積回路基板 は一般にシリコンから形成されている。転位を含む基板体中に正確に動作する能 動半導体素子を設けることが一般的に困難なため、集積回路の基板には実質的に 転位が存在しないことが必要である。このことは刃状転位（ｔｈｒｓａｄｌｌｄ ｌａｌｏｃａｔｌｏｎ）すなわちその上に能動半導体素子がおかれる基板の面と 交叉する転移ならびに能動半導体素子を含む面と平行をなす転位についても伺様 である。刃状転位は基板面に析着された能動素子材料を集中させる傾向がある。
面に平行をなす転移は半導体の接合を形成する拡散材料に悪影響を及ぼす。
シリコンは適当に成長させると実質的に転移を含まず、したがって集積回路のバ ルク基板として良好に用いられているが、シリコンを集積回路のバルク基板とし て用いることについては幾つかの欠点がある。シリコンの易動度は比較的低いの でシリコン基板上につくられた素子の動作速度が制限される。さらにある種の素 子についてはバルク基板の禁止帯幅を調整することが望ましいが、これは全く転 移のないシリコン基板については不可能なことが多い、セイキ（Ｓ・ｔｋｔ　） 　等は応用物理学雑誌（Ｊｏｕｒｍｌ　ｏｆ　ＡｐｐＨｅｄ　Ｐｎｙｓｌｅｓ） 第弘り巻λ号Ｃｌ９７１年２Ａ）Ａ’２２〜♂２♂頁の論文「ＩｎＰ＞よびＧａ Ａｓ　Ｔｓ晶の成長Ｉｎ転移密度に及ばず不純物の影響」においてリン化インジ クム結晶中の転移密度がリン化インジクム多結晶出発物質中へのイオウまたはテ ルルのドーピングによって減少することを記載してｂる。セイキ等はまたヒ化ｆ リクム多結晶出発物質中にイオン、テルル、アルミニクム、またはチッ素をドー ピングすることによってヒ化ガリウム中の転移を減少させることができるとして いる。さらにヤコプ（Ｊａｃｏｂ）は結晶成長雑誌（Ｊｏｕｒｎａｌ　ｏｆ　Ｃ ｒｙ−ｔａｌ　Ｇｒｏｄｈ）第３７巻（／りｒ２年）６乙り〜６７／頁中におい て、ヒ化ガリウムにチッ素をドーピングして転移密度を減少させることについて 報告している。ヤコプはセイキ等が用いた技術では転移密度は小径の結晶につい てのみそしてゴールの中心部についてのみ減少するとしている。
明らかにセイキ等は当初合金化亜鉛が転移を置換するものと考えていたが、実験 によってこれはヒ化ガリウム結晶については有用で々いことを発見した。
リン化インゾクムおよびヒ化ガリウムに対してセイキ等が添加したドーパント原 子の数はリン化インゾクムおよびヒ化ガリウム中の原子数の７％の僅かな部分で あった。セイキ等はリン化インゾウム結晶に対して添加されるドーパントのキャ リア濃度は／立方センチ当シトーパントキャリアが１０７〜１０１９の程度であ ）、ヒ化カリウム結晶に付して添加されるドーパントの濃度は／立方センチ当シ のキャリアが約Ｊ−Ｘ　１０”〜２Ｘ１０”の間にあるとしている。これらの場 合における合金化されたビーフ４ントの最大分子成分は夫々Ｘ＝０．００／およ びＸ−０，００２である。ヤコプはチッ化ガリウムをヒ化ガリウム結晶に添加し てチツ化ガリウムの濃度がヒ化ガリウム結晶／ｐ当９について／、　２　Ｘ　１ ０−’　〜ｒ×ｌ０−５　となるようＫした。前記の全てのドーピング効果によ プ結晶材料に対する／チの僅かな部分のドーパントの百分比が得られる。
セイキはドーパントの添加によって生じる転移の減少をホスト原子の結合力に対 するドーパント原子の結合力によるものとしている０本発明者はこの仮定が正し くないこと、そしてこれがセイキ等のヒ化ガリウムに対して亜鉛を添加しても転 移の減少を得られなかったことの理由の説明になることを発見した。結晶材料の 最も近く隣接する結合原子間の結合強度はこれら原子を結合するイオン結合力、 共有結合力および金属結合力からなる。イオン結合は一定の共有結合とは異なっ て一定しておらず自由に変化する。イオン結合は一定していないので転移密度に ついての重要な因子である材料の剪断モジュールには寄与しない、したがって、 結晶の中にはｇ８接する原子間のイオン結合が極めて強くてもこれらのイオン結 合が変化し得るために高い転移密度を有するものもある。転移を最小にするため には隣接する原子を互いに結合する全ての三種の力、すなわちイオン結合力、共 有結合力および金属結合力を前置することが必要であシ、後者の結合の方が前石 よシもはるかに重要である。
したがって本発明の目的は少なくとも幾つかの能動半導体素子がその上に設けら れる大きな表面積および体積にわたって実質的に転移のない基板を有する新規で 改善された半導体回路構造を提供することＫある。
本発明の別の目的は新規で改善された高速半導体構造を提供することにある。
本発明のさらに別の目的は高温で動作可能な電力トランジスタをその上に設ける ことのできる実質的に転移を含ま々い広い禁止帯幅の基板を有する新規で改善さ れた半導体構造を提供することにある。
本発明のさらに別の目的は極めて高速の能動電子素子を含むことのできる実質的 に転移を含まない基板を有する新規で改善された半導体構造を提供することに本 発明によれば半導体回路構造は少なくとも共有および金属結合−力によって結合 された原子を含む四面体構造の結晶性ホスト半導体材料から形成されたバルク基 板を含んでいる。ホスト材料のもつとも近い隣接結合原子は公知の結合長を有し ている。ホスト材料はこのホスト材料の原子の一部を置換する原子によって合金 化原子およびホスト原子が少なくとも共有および金属結合力によって結合される よ５に合金化されている。
合金化原子はもつとも近い隣接するホスト原子に対して公知のホスト結合距離よ シも小さな結合距離を有している。ホスト材料の電子伝導性に対して実質的な影 響を及ぼさないように、結合された合金化原子の数は結合されたホスト原子の数 に比較して小さくなっている１合金化原子の数は転移をホスト材料の大きな表面 積および体積にわたって実質的に除去するのに充分なようＫなされている。少な くとも幾つかのすなわち二つ以上の能動半導体素子がこの大きな表面積および体 積上に設けられる。
能動半導体素子としてはバイポーラおよび金属酸化物半導体電界効果トランジス タのような接合素子。または電荷結合素子があげられる。接合を有する素子およ び電荷結合素子は大規模集積回路で広く用いられている、さらに、能動半導体素 子としては比較的大きな面積を有しかつ全体で数百ワットもの電力を消費するこ とのある多数の並列接続されたパイＩ−２および金属酸化物半導体電力トランジ スタを挙げることができる。また能動半導体素子としては接合を有し々い遷移型 の高周波発振器を挙げることができる。
本発明のバルク基板はまたエピタキシアル層をその上で形成させる基板として用 いることもできる。エピタキシャル層はバルク基板の場合と同様なホスト半導体 および合金から同一の合金化原子によって同様な方法によって生成され、実質的 に転移を含まない大きな表面積および体積を有する領域を形成する。エピタキシ ャル層はバルク基板よシも高い純度を有している。
能動半導体素子はこのようにして生成されたエピタキシャル層の領域中に設けら れる。
高速集積回路への適用については、転移を含まないホスト材料をリン化インジク 台、と化Ｉリクムまたはアンチモン化インジクムとすることができる。リン化イ ンジウムおよびヒ化ガリウムのホスト材料は良好な高速特性を有してシシ、一方 アンチ七ン化インジクムは良好な超高速特性を有しているがそれらは液体チッ素 温度で動作さとなければならない。
ホスト半導体材料は合金化原子が系スト元素と異なった第■族の半導体元素であ る第■族の偽半導体元素とすることができる。このような場合には所定の結合巷 表昭６１−５０１２３４　（５） 距離の基準が得られるようにホスト材料の偽半導体元素はケイ素、ゲルマニウム およびスズからなる群よシ選ばれそして合金化原子は炭素およびケイ素からなる 詳よ〕選ばれる。このようなホスト材料の第■族の偽半導体元素の禁止帯幅を制 御できるようにホスト材料の偽半導体元素はＧａ　１−！　Ｓ　ｎｘおよびＳ　 １、−、Ｇ・工（式中Ｘは基板の所定の禁止体幅に応じてＯおよび／の間にある ）からなる群よシ選ばれる。このようなホスト材料は好ましくは炭素と合金化さ れて： Ｓｌ　１−ｒ７Ｇ＠ｘｃｙ　＊　Ｇ・、−、−、Ｓ　ｎｘ　ｉたはＧ・１−　ｘ 　−ｙ　Ｓ　ｎ　ｘｓ　ｔ　ｙ（式中、０＜ｘ＜／　、０＜ｙ＜０．２　）の形 の半導体基板を生成する。
本発明のさらに別の特色によれば、ホスト半導体材料は公知の結合距離を有する ホスト材料の結合がそれらの間に存在する第一および第二の系列の原子の偽二′ 成分系化合物である（本明細書中でいう原子の系列とは化学周期律我の同一の列 からの原子のことである）。
この合金は第二の系列の第三の原子を含み、これらは第二の系列の原子の一部を 置換してホスト結合距離よシも小さな結合距離を有する第一の系列の原子との結 合を形成する。このような形態においては、この合金は第一の系列の原子および 第三の原子からなる偽二成分系半導体化合物とすることができる。この合金はホ スト材料の第一および第二の系列の原子の間の結合距離よシも小さな第一の系列 の原子および第三の原子の間の結合距離を有する。
ホストおよび合金化半導体はＭ、−ｘＱ、ＲＣ式中ＭおよびＱは第■およびｍ族 の半導体から選ばれそしてＲは第■およびＶ族の半導体から選ばれ、セしてＸは ０．０１〜０．３の範囲内にある）の形の半導体化合物を形成する。
亀カトランジスタへの適用については、ホスト半導体材料はリン化アルミニウム （ＡｊＰ）またはリン化ガリウム（Ｇａｐ）である、リン化アルきニウムはリン 化ホウ素（ＢＰ）　ｔたはチツ化アルｉニクム（ＡｊＮ）と合金化されて夫々ｕ 、−ｘ　ＢｚＰ　およびｕ、−ｙＮｙを生成する。リン化ｆリクムホヌト材料に ついては、チツ化ガリクム（ＧａＮ）が合金化されてＧａＰ　、−ｘＮア　を生 成する。リン化アルミニウムおよびリン化ガリウムの全ての三種の合金中におい てＸおよびｙは０．０／’〜０．　／の範囲にある。
リン化アルミニウムおよびリン化ガリウムは広い素止帯幅の高温電力トランジス タに用いられるので、Ｘおよび１の値は０．　／を超えてはならないが、これは ホスト材料のリン化アルミニウムおよびリン化ガリウムの禁止″Ｍ＃ｊ１がホウ 素およびチツ業原子の添加によって増大するためである。
極めて高速の集積回路装置に関しては、ホストのバルク基板材料は好ましくはア ンチ七ン化インジクムであり、必要な結合距離関係を得るための合金化元素は主 としてアンチモン化ガリウム（ＧａＳｂ）、リン化インジウム（ＩｎＰ）　、チ ツ化インジウム（ＩｎＮ）およびアンチモン化ホウ素（ＢＳｂ）からなる群よ） 選ばれ、これらは夫夫合金：　ｌｍ１−、Ｇａ、５ｂＳＩｎＥｌｂ、−、Ｐ、、 ＩｎＳｂ、−、Ｐ、、ＸｎＳｂ、−アＮアおよびＩｎ１−、Ｂ工Ｓｂ　（これら の各場合においてＸおよびｙは０．０／〜０．３〜の範囲にある）を生成する。
　Ｉｎ５ｂ１−ｙＮア合金はアンチモン化インジクム基板の液体チッ素による超 低温冷却の使用の必要性を回避できる禁止帯幅を有しているが、このような基板 上に生成される装置の速度はＸ！Ｉｓｂ基板上に生成されるものＯＭＲよシも小 さい。
リン化インジウムおよびヒ化ガリウム結晶を他の第トｖ族半導体と合金化させて 高速集積回路がその上に設・けられる実質的に転移のない半導体基板を生成する ことができる。第トｖ族のホスト材料基板０リン化イム（ＡｊＰ）、リン化ホウ 素（ＢＰ）またはチツ化インゾクム（Ｉ！ＩＮ）と合金化されて合金：　Ｉｎ１ −、Ｇａ、Ｐ　１１１１１−ｘＡｊ、Ｐ　％ｉｎ、−、Ｂ、Ｐおよびｚ　ｎｐ　 １−ｙＮｙ　（式中ｘ＞よび１はいずれも０．Ｏ／〜０．３の範囲にある）ｆ： 生成する。ヒ化ｆリクムは転移のない基板をつくるために第トｖ族化合物である リン化ガリウム（Ｇａｐ）　、チッ化ガリウム（ＧａＮ）　。
あるいはヒ化ホウ素（ＨＡｓ）の任意のものと合金化させることができ、これら は夫々合金：　ＧａＡｍ１−アＰア、ＧａＡｍ　、−ｙＮｙおよびＧａ１−、Ｂ ｘＡｍ　（式中、ＸおよびｙはａＯ／〜０．　Ｏｊの範囲にあるンを生成する。
第ト■族化合物である硫化カドミウム（ＣｄＳ）　、テルル化カドミウム（Ｃｄ Ｔｅ）およびテルル化水銀（ＨｇＴｅ）中の転移を適当な第１Ｉ−■族化合物の 添加によって実質的に除去することができる。特に、硫化亜鉛（ＺｎＳ）を硫化 カドミウムホストに添加してＣｄ１−、ＺｎｘＳ　（式中Ｉはｏ、ｏｉ〜０．３ の範囲にある）が生成される。テルル化カドミウムはテルル化亜鉛（ＺｎＴ・） 、セレン化カドミウム（ＣｄＳ＊）、硫化カドミウム（ＣｄＳ）またはテルル化 マンガン（Ｍ！ｌＴ・）と合金化されて夫々合金：　Ｃｄ１−ｘＺｎ工Ｔ・、Ｃ ｄＴ　＊　、−ｙ　Ｓ　＊　ｙ、ＣｄＴｅ　、−、Ｓ、およびＣｄ　、　−エＭ ｕ、Ｔｏ　（式中Ｘおよび１は０．０／〜０．３の範囲にある）を生成する。ホ スト材料のテルル化水銀（ＷＥＴ・）はテルル化亜鉛（ＺｎＴｎセリン化水銀（ Ｈｉｓ・）、硫化水銀（ＨｇＳ）またはテルル化マンガン（Ｍｆｉτ・）の中の 任意の化合物と合金化されて夫夫合金：　Ｈｇ、、Ｚｎ工Ｔｓ、Ｈｇ”’　１− ｙ　Ｓ”　ｙ　ｓ　ＫｇＴ　＊　、−ｙＳｙ　＞　ヨびＨｇ１□Ｘ胤工Ｔ會（式 中Ｉおよびｙはいずれもｏ、ｏｉ〜０．３−の範囲にある）を生成する。
必要によっては転移密度はホストおよび第一の合金化材料に対して第二の転移抑 制剤を合金化させることＫよってさらに減少される。このような場合には半導体 ホスト材料は好ましくは公知の結合距離を有するホスト材料がそれらの間に存在 する第一シよび第二の系列の偽二成分化合物である。この合金はホストの第一の 系列の原子と別のおよび付加的な結合を形成する第三および第四の原子を含む、 前記別の結合は公知のホ１８イ（口Ｑ　６１−５０１２３４　（６）スト結合距 離よシも短い結合距離を有し、一方付加的な結合は前記別の結合の距離よシも短 くしたがってホスト材料の結合距離よシも短い距離を有する。
このような一つの具体例においては、第三の原子が第二系列の原子の一部を置換 して第一の系列の原子との別の結合を形成し、そして第四の原子が第三の原子の 一部を置換して別の結合を形成する。このような場合におけるホストは半導体化 合物（Ｍ人）としてまた第三および第四の原子は元素ＱおよびＲとして考えるこ とができる。得られる生成および合金化された化合物はＭ、−エＱ工Ａ、−ｙＲ ア（式中Ｍおよび人は周期律表第四族に関して等しくそして反対方向に移動され た第一および第二の列中の元素であシ、そしてＱおよびＲは夫々第四族に関して 反対方向く向けられた前記第一および第二の列のうちの少なくとも一列中におけ る元素である。）一つの具体例においては反対方向に向けられた第一および第二 の列は夫々周期律表の第三および第四族である。ホストの電子伝導性に影響を及 ばずことなく必要な置換を与えるためＫは、１がＸよシも大きく、ｘがＯよシも 大きくセしてｘ＋ｙが０．３よりも小さい。
二つの特定の具体例においては１．ホストはヒ化ガリウムであり、そして生成さ れ合金化された化合物はＧ　＆　１１ＢｘＡｌ　１−ｙＰｙである。Ｇａ１−Ｘ ＢＸ”　１−７Ｐ７を生成するためＫは、ヒ化ガリウムがＧａＰおよびＢＰと合 金化されるホスト材料である。　Ｇａ中のリンはＧａＡ−ホスト中のヒ素の一部 を置換してガリウムと別の結合を形成し一方ＢＰ中のホウ素はガリウム原子の一 部を置換して付加的な結合を形成する。
さらに別の具体例によれば、第三の原子が第二の系列の原子の一部を置換して第 一の系列の原子と別の結合を形成しそして第四の原子が第二の原子の一部を置換 して付加的な結合を形成する。このような場合にはホストは偽二成分化合物風と して考えられ、そして第三および第四の原子は元ｙｇＱおよびＲである。このよ うな場合において形成され合金化される化合物はＭＱ、−アーエＡｙ”ｚ　（式 中Ｍおよび人は周期律表の第■族に対して等しくそして反対方向く移動された列 中の半導体であシ、ＱおよびＲは第二の列中にある化合物である。ｙの値は２の 値よりも大きく雪はＯよ＃）も大きくセしてｙ＋ｓは０．３よりも小さい０ここ でも好ましい具体例においては周期律表の第■族に対して等しく反対方向に移動 された第一および第二の列は周期律表の第一および第■族である。
特定の一つの具体例においては、ホストがヒ化ｆリウムでありそして生成および 合金化された化合物ＧａＡｓ１−ｙ−ｘＰｙＮｚ　（７Ｆ′ｉｚよシも大きく、 ２はＯよシも大きくそしてｙ＋ｚは０．　Ｊよりも小さい）である、このような 化合物はリン化ヒ素およびチツ化ヒ素をヒ化ガリウム中に合金化させてリン化ヒ 素中のリン原子がホスト中のヒ素原子の一部を置換してガリウム原子とさらに別 の結合を形成するようにすることＫよって生成される。テラ化ヒ素中のチッ素原 子はホスト中のヒ素原子の一部を置換して付加的な結合を形成する。
本発明の前記およびその他の目的、特色ならびに利点はその幾つかの具体的な例 についての以下の詳細な説明を特に添付の図面と併せて検討することＫよシ容易 となるであろう。
図面の簡単な説明 第１図はホスト半導体材料中に幾つかの能動半導体素子が設けられている本発明 の第一の具体例による集″積回路の概要図であシ、そして第２図はホスト半導体 上く形成されたエピタキシャル層の上に幾つかの能動半導体素子が設けられてい る本発明によって生成された集積回路の第二の具体例を示す概要図である。
図面の第１図を参照すると、図中には少なくとも幾つかの能動半導体素子を含む 集積回路得造の一部である四つの金属酸化物電界効果トランジスタｉ２．ｉ３゜ ／１１ｔ−および／！がその上に設けられせ１移を含まないリン−ドーグ基板が 示されている。各金属酸化物半導体電界効果トランジスタは基板／／およびこの 基板上の薄膜酸化物層／６中に生成されている。各金属酸化物半導体電界効果ト ランジスタ／２〜／Ｊ″は基板／／中への拡散によって生成されたｎ＋ドーグ領 域／７および／♂を含んでいる。領域／７および／♂は夫々ンーヌおよびドレイ ン電極／りおよび２０ＶＣ対して接続され、これらは酸化物層／ｌＩの頂面に形 成されそしてこれら電極がｎ＋型領領域接触するように酸化物層を貫通している 。酸化物頌域／２上の電極／りおよび２０の間には酸化物層／乙を貫通しないゲ ート電極２／がある。
電極の構造は従来技術の集積回路基板の場合のようにＰ基板／／がシリコンであ ることを必要としない点を衆いては通常のものである。そうではなくて基板／／ 。
はシリコンではなくそして適当にＰ−ドーグされた四面体構造の結晶性ホスト半 導体材料からなるバルク基板である。基板／／中の原子は少なくとも共有結合お よび金属績′合力によって結合されており、そして多くの場合にはイオン結合力 によって結合されている。基板／／のホスト材料の隣接する結合原子は公知の結 合距離を有する。基板／／のホスト材料はこのホスト材料の原子の一部を置換す る元素と合金化されて、合金化された原子およびホスト原子の一部が少なくとも 共有および金属結合力によってそして多くの場合にはイオン結合力によって結合 されるようになされて−る。
Ｐ基板／／の隣接する原子のｓＰ３エネルギーレベルの電子は互いに結合されて ｂる。
基板／／中の結晶の四面体構造のために１結晶はクルツ鉱型あるいは閃亜鉛鉱温 のいずれかの形態を有している。閃亜鉛鍼型の形態においては、もっとも近い隣 接する原子が立方体の対角線に沿って存在し、原子間隔は対角線の／／１ｌｔＫ 等しい。
基板／／中における転移は金属酸化物半導体電界効果トランシスタフ２〜／！の 機能を低下させるが、これはこれらの転移が基板／／の生成中に不純物の移行通 路として作用するためでちる。転移は不純物を捕獲してドーピングを不均一なも のとし、かつＰ基板／／およびｎ領域／７および／了の間のｐｍ接合を劣化させ る。基板／／中にある任意の転移は基板／／の塑性変形に対する抵抗性を減少さ せる。
Ｐ基板／／中における隣接する原子は三種の結合力によって互いに結合される。
最も重要な結合力は隣接する原子の５ｐ３ｉｔ子の間の相互作用によって生じる 共有エネルギーである。この共有エネルギー相互作用の強度は隣接する原子の間 の角度に依存しており、結合角の歪みにはエネルギーを必要とする。隣接する原 子間のイオン結合エネルギーは比較的等方性であり、かつ隣接する原子を互いに 結合させる剪断係数にはほとんど寄与しない、転移を生じさせるエネルギーは転 移のまわシの多くの結合にわたって存在する結合角度の歪みＫよって生ずる剪断 応力エネルギーが主たるものである。したがってイオン結合による寄与は転移を 形成する際の重要な因子ではない、実際に、四面体構造の結晶性半導体材料は隣 接する原子の間に認められるイオン結合エネルギーを有していてもなお比較的太 きな転移密度を有することがある。結合エネルギーに対する金属結合の寄与は結 合角度に依存している。
半導体中の隣接する原子の間の共有結合、イオン結合および金属結合の実質的な 結果としてｄ−５およびｄ−１１の間において比例する剪断係数が生じ、ここで ｄは隣接する原子の間の結合距離である。この剪断係数は隣接する原子の間の共 有結合およびイオン結合エネルギーの相対的な大きさにしたがってｄの関数とし て変化する。剪断係数が結晶配向に依存し、かつ（式中ｖ２は隣接する原子間の 共有結合エネルギーであシ、セしてｖ３は隣接する原子間のイオン結合エネルギ ーである）Ｋ比例するものとして示される。またｖ２は４−２に直接比例するも のとして示すことができる。前記のことから、共有エネルギーがイオンエネルギ ーよりも優勢な場合には、すなわちｖ２がＶ、よシもはるかに大きい場合には、 剪断係数はｄ５に比例する。イオン結合エネルギーが共有結合エネルギーよシも 優勢な場合、すなわちＶ、がｖ２よりもはるかに大きい場合には、剪断係数はｄ −１１に比例する。
前記のことから、転移密度は四面体構造の結晶性半導体基体／／中の隣接する原 子間の距離の関数である。
本発明によれば、Ｐ基板／／中における転移の数はホスト基板中にある原子の結 合距離よシも小さな結合距離を有する原子を基板に対して添加することによって 大幅に減少される。添加されあるいは合金化された原子は当初ホスト半導体基板 中にあった原子を置換する。
Ｐ基板／／は最初筒■族の偽半導体元素とすることができ、この場合には合金化 原子はホスト元素とは異なった第■族の半導体元素である。このような場合には 、基板／／のホストの偽半導体元素はケイ素、ゲルマニウムおよびスズからなる 群よシ選ばれる。このようなホストの偽半導体元素にはケイ素元素それ自体は冶 まれないがこれはケイ素元素が適当につくられる場合には実質的に転移を有しな いためである。しかし、ケイ素基板の禁止帯幅を調整したい場合には、第■族の 偽半導体元素がケイ素およびゲルマニウムまたはケイ素およびスズの化合物を含 むこととなろう、このような化合物に対して合金化される第■族の原子は合金化 された原子がもつとも近い隣接するホストの原子に関して公知のホスト結合距離 よシも小さな結合距離を有するという必要性と満足させるために炭素およびケイ 素からなる詳より選ばれている。したがってこのようなホストのＰ型基板／／は ＧＯｌ−エＳｎエ　あるいはＳｌ、−エＧ・工（式中ＸはＯおよび／の間である ）からなる群よシ基板の所望の禁止帯幅にしたがって選ばれることになろう、Ｇ ・、−エＳｎエ　および５ｔ１−エＧ・エ　の転移密度を低下させかつ一方で基 板／／のホスト材料Ｇ＠１．ＳＦ！！あるいはＳ　ｌ　、−ｘＧ＠エ　の電子伝 導性を保持するためＫは、添加される炭素あるいはケイ素の最大濃度はホストＧ ・１−　、Ｓｎｘ　あるいは５１１−ｘ”ｘのＯ，コである。
表１のデータから、炭素およびケイ素合金化原子は適用可能な閃亜鉛鉱型および ウルツ鉱型の結晶性構造体のいずれの場合においてもゲルマニウムおよびスズ原 子の結合距離よりも小さな結合距離を有する。
Ｇ＠　ニル！Ｏ ケイ素および炭素の結合距離は夫々グルマニクムあるいは２ズよ）も小さいので 炭化ケイ素をＧ・１−ｘ””ｘの偽半導体ホスト元素に合金化させて基板ｌ／を 生成させることができる。
基板／／の転移密度は本発明によれば充分に低く、したがりて第ｍ−ｖ族の偽二 成分形化合物をそれらの上に集積回路が設けられる基板として用いることができ も第■−ｖ族のホスト半導体基板に対して添加される第１１１−ＦＶ族の合金を 選択するための基準を合金化化合物の結合距離がホスト化合物の結合距離よシも 短く々くてはならないということを考慮して表■に示す。
表　■ 化合物　閃亜鉛鉱型ｄＣＸ〕　ウルツ鉱型ｄＣＸ〕ＢＮ　／、！乙Ｊ−７，ｊ７ Ｊ− ＢＰ　／、り乙！　二λ７２ 、υＰ　ユ３６７ ＧａＰ　ユ３！り ＩｎＰ　二！ｌｌＬ／ ＢＡａ　ユ０６７ 人ツム膳　＝こび≠、２ ＧａＡａ　、１４’４’Ｊ” ＩｎＡｓ　ＬＩ２Ｊ　２−１ｓＱよ 人ノｓｂ　２乙！７ ＧａＳｂ　Ｌ　乙３２ ｍ−ｖ族中のホス表材料および転移抑制剤の代表的な組み合わせ、ならびＫそれ Ｋよって得られる合金を第１１１表に示す。
表　■ ホ２ト材料　可能な転移抑制剤　合　金よ）　Ｉｎｃｈ　Ｇａ５ｂＩｎ１−、Ｇ ａ、Ｓｂ第ｍ表および以下の表において、陽イオンおよび陰イオンは夫々１８　 ａ　ｘおよびＩＫよって示される。ホストのＷｌましい電子伝導性に影響を及ぼ すことなく所望の低転移密度を得るためのＸおよび１の値はｏ、０／〜０．３の 間にある。
基板／／のホスト材料がリン化アルミニウムあるいはリン化ガリウムである場合 には、基板が広い禁止帯域幅を有しそして高温で適切に動作を可能くするようＫ ｘおよびｙの値は０．０／〜０．　Ｊの間にある。このような基板は電力トラン ジスタへの適用のために有用である。しかしリン化インゾクムあるいはヒ化ガリ ウムが基板／ｌのホスト材料であるときには集積回路をコンビ、−夕あるいはコ ンビーータ構成部分などのような高速室温用途のために用いることを可能くする ためのＸおよびγの値は０．０７〜０．３の間となる。アンチ毎ン化インジクム が基板ｌｌのためのホスト材料である場合には、得られる集積回路が他めて高い 速度を有しそして超短波用途に用いられるようＫｘおよび１０値は０．０　／　 −０，Ｊの間となる。しかしアンチモン化インジクム基板上（形成されるほとん どの集積回路はたとえば液体チッ素温度などのような超低温上動作させなければ ならない、アンチモン化インジクムからなる基板はまた赤外線検出目的にも用い ることができる。
基板／／１適当にドーピングして所望の導電形の得られることが理屏されよう、 ドーピングは０．７および０．３の間のＸおよび１の値よりもはるかく低いＸお よびｙＯ値を意味し、そして典型的なドーピング濃度の最大値はｘ　＝　０．　 （１）　Ｏｉである。
必要によっては、二種類の転移抑制剤がホスト材料の結合距離よシも小さな結合 距離を有しかつ第二の結合抑制剤が第一の結合抑制剤よシも小さな結合距離を有 する場合には、これら二つの結合抑制剤を添加することによって第■−ｖ族ホス ト半導体中の転移密度をさらに減少させることができる。たとえばホスト材料の Ｐ基板／／ｌ−ヒ化ｆリクムとしてこれを第一および第二の転移抑制剤であるリ ン化ヒ素およびリン化ホウ素と合金化させて合金化化合物Ｇａ１−より１人１． −アＰア（式中ｙはＸよりも太きく　Ｘ＋７は０．３よシも小さくセしてＸはＯ よルも大きい）を生成させることができる０表■から閃亜鉛鉱型結晶構造につい ては、ヒ化ｆｆ　ＩＪクムの結合距離が２．ｌｌｔ≠ｒオングストロームであシ 、一方すン化ｆリクムおよびリン化ホウ素の結合距離が夫々２．３！りおよび／ 、り６！オングストロームでおるので、このような場合には結合距離の条件が満 足される。
ヒ化ガリ゛クムおよびリン化ガリウムの閃亜鉛鉱型結晶性構造とは異なって、チ ン化ガリウムがクルツ鉱盟結晶性構造を有している場合にも基板／ｌのためのと 化ガリウムをリン化ガリウムおよびチン化ガリウムと合金化させることができる 。リン化ガリウムおよびチン化ガリウムはいずれもヒ化ガリウムよシも著しく小 さな結合距離を有している。リン化ガリウムシよびチン化ガリウムをヒ化ガリウ ム中に合金化させることによって生成される得られる化合物はＧａＡｍ１−ア− ，Ｐ、Ｎ、（式中１はＸよシも大きく、ｘは２よシも大きくそして２はＱよ！ｌ も大きく、かつｙと２との結合された値は０．３よ）も小さい）である、２の値 は必要とする付加的な転移密度の特性を与えるのに充分に大きい。
また転移密度は三種類の化合物を有する第■−ｖ族の偽二成分ホスト結晶中にお いても減少させるととができる。たとえばＢＳｂ　ｓ　ＧＩＮあるいはＧＡＰ　 ｔ　Ｃｍ、−ｘＩｎ、Ｓｂと合金化させてＧａ、、−、ＩｎｘＢｙＳｂ、　Ｇａ 、−、ＩｎｘＳｂ、−、Ｎ。
およびＧａ　、＋＋　、Ｉ　ｎｘＳ　ｂ　、−ｙ　Ｐｙ　（式中ｙはＯＮ　ｘｙ およびｘ＋１は０．３）を生成させることができる。
基板／／はまた衣■にしたがってホスト材料の結合距離よりも小さな結合距離を 有する転移抑制剤と合金化される第■〜■化合物とすることができる。
狭　■ 化合物　閃亜鉛鉱型ｄ（ｉ）　クルツ鉱型ｄ（Ｘ）Ｚ！１０．　／、り！！ ＺｎＳ　２．３４Ｌ／　、Ｚ　３３１ ＣｄＳ　、２．ｊコア　Ｌ！／Ｉ Ｈｉｓ　、ＺＪ″１Ａ３ ＺｎＳ＊　Ｑ４ｔｊｊ　２．弘よ３ ＣｄＳ・　２．乙２　２乙 １（ｇｓ＠２．乙３Ｊ″ ＺｎＴ＊　Ｑ乙４Ａｊ　、２．乙！り ＣｄＴ＊　’　ＱＩＯＪ″　、２．♂０７ＨｇＴ＠２．７り７ 第■−■族の半導体から選択された典型的なホスト材料を表Ｖ中に硫化カドミウ ム、テルル化力ドミクムおよびテルル化水銀として示す、これらの三種のホスト 牛導体について表中く示す合金を生成する第ｎ−Ｍ族の転移抑制剤を表Ｖ中に示 す。
表　Ｖ ホスト材料　可能な転移抑制剤　合　金Ａ）　Ｃｄ５Ｚ！Ｉｓ　ｃｄ、−、ｚｎ ｘｓ７）　ＣｄＴｖ　ＺｎＴ＊　Ｃｄ、−，２ｍ８τ・ＣｄＳ・　ＣｄＴ町−ア Ｓ＠ｙ ＣｄＳ　ＣｄＴ・、−アＳア ＭｕＴ　＠Ｃ４１−ｘＭｎｘτ・ ｆ）　ＥＩｇＴ＊　ＺｎＴ＠Ｈｇ１−エＺｎ工Ｔ。
ＨｇＳ＠ＨｇＴ＊、−、Ｓｓ。
ＨｇＳ　ＨＫＴ・１−アＳ。
ＭＥＬＴ＠　Ｈｇ１−エＫｎｘＴｅ 表■中における！およびｙＯ値もまたホストの電子伝導性に影響を及ぼすことな く実質的な転移を除去するために充分に大きい、これらの目的のためＫは、Ｘお よびｙＯ値は０．０７〜０．３の範囲にある。第■−■族のホスト材料化合物か らなる基板は光起電力太陽電池の用途に特に適している。
三種類の化合物を有する第１Ｍ族の偽二底分系ホスト結晶中においても転移密度 を減少させることができる。たとえばＺｎＴ＊、ＣｄＳ　ｉるいはＣｄ　Ｓ　＊ 　ｔ　Ｈｇ　１−　ｘＣｄ　ｘＴａと合金化させてＨｇ　、−ｘＣｄｘＴ＠　１ −ｙＺｎｙ、ＦＩｇ　１−、ＣｄｘＴｏ　１−、Ｓ。
およびＨｇ　１−　ｘＣｄ　ｘ”＠　、−ｙＳ　＠　ｙ　（式中ｙ＞Ｏｓ　ｘ＞ ｙそしてｘ＋１＜０．３　）を生成させることができる。
本発明はまた第一図に示すよう艮薄いエピタキシャルフィルムがその上に生成さ れる転移を含まない基板についても適用される。第２図中にはエピタキシャル薄 膜層３．２がその上に析着されるＰ−ドーグ基板３／を含むエピタキシャル装置 が示されている。層３コがその上に析着される基板３／の表面は基板／／に関し てずでに説明したようにホストを抑制剤と合金化させることＫよって得られる結 果として実質的に転移を含まない、エピタキシャル層３．！は層３／と同一の化 合物で６９、したがって基板３／と同一の半導体ならびことができる。エピタキ シャル層、？コは基板３１のｐドーピングとは異なってｎドーピングされている 。
基板３１上およびエピタキシャル層３２　中Ｋ　ｔｉｎｐｎパイ／−２トランジ ス／３３および３弘ならびに、チャンネル金属酸化物半導体電界効果トランジス タ３Ｊ″シよび３乙が形成されている。この集積回路はパイポ２およびｐテヤン ネ＃ＭＯ５能動素子の間にダイオード３７ｔ−含んでいる。
基板／／および３／をエピタキシャル層３λとともに生成させるためには一般的 な結晶成長構造および技術が用いられる。たとえば基板／／および３／は周知の 垂直改良プリ７ジマン（Ｅｒ（匂ｍａｎ）法〈よって適宜な炉中で成長させるこ とができる。典型的に２０−２００オングストロームの厚さを有するエピタキシ ャルＮ３２を垂直無限融屏液相エピタキシャル蒸着方法によってバルク結晶基板 ３／上に成長させることができる。
以上本発明の幾つかの特定の具体例を説明シよび図示したか、特に図示および説 明した具体例の詳細における変形を請求の範囲に定義された本発明の真の要旨お よび範囲から逸脱することなくおこなうことができるのは明らかであろう。
国際調量ｌ１ｌｌ告 □Ｉ　Ａ、、ｋｔｈ＃ＩＩｓ、　ＰＣＴ／ｌｌｓ　８５／　０００１３−２−Ａ ＮＮＥＸ　τＯ−＝　ＥＮＴＥＲ−ＮＡτ１ＯＮＡＬ　５ＥＡＲＣＨＲＥ？○Ｒ τＯＮ

Claims (1)

  1. 【特許請求の範囲】 １．少なくとも共有結合力および金属結合力によつて結合された原子を含む四面 体構造の結晶性ホスト半導体材料からなるバルク基板を有し、ホスト材料のもつ とも近い隣接する結合原子が公知の結合距離を有し、前記ホスト材料はこのホス ト材料の原子の一部を置換する原子と合金化されていて合金化原子およびホスト 原子が少なくとも共有結合力および金属結合力によつて結合されるようになされ ており、合金化された原子はもっとも近い隣接するホスト原子について公知のホ スト原子結合距離よりも小さな結合距離を有し、結合された合金化原子の数はホ スト材料の電子伝導性に実質的に影響しないように結合されたホスト原子の数に 比較して小さく、結合された合金化原子の数はホスト材料の大きな表面積および 体積にわたって転位を実質的に除去するのに充分であり、そして前記大きな表面 積上および体積に少なくとも幾つかの能動半導体素子が設けられていることを特 徴とする半導体回路構造。 ２．ホスト半導体材料が第ＩＶ族の偽半導体元素でありそして合金化原子がホス ト元素とは異なる第ＩＶ族の半導体元素である前記請求の範囲第１項記載の回路 構造。 ３．偽半導体ホスト元素がＳｉ、ＧｏおよびＳｎからなる群より選ばれてそして 合金化原子がＣおよびＳｉからなる群より選ばれている前記請求の範囲第２項記 載の回路構造。 ４．偽半導体ホスト元素がＧｏ１−ｘＳｎｘおよびＳＩ１−ｘＧｏｘ（式中、０ ＜ｘ＜１）からなる群より選ばれている前記請求の範囲第３項記載の回路構造。 ５．合金化半導体原子がＳＩおよびＣからなる群より選ばれ、生成されたバルク および合金化半導体が主としてＳＩ１−ｘ−ｙＧｏｘＣｙ、Ｇｏ１−ｘ−ｙＳｎ ｘＣｙ、およびＧｏ１−ｘ−ｙＳｎｘＳｉｙ（式中、０＜ｘ＜１、０＜ｙ＜０． ２）からなる群より選ばれている前記請求の範囲第４項記載の回路構造。 ６．ホスト半導体材料が公知の結合距離を有するホスト材料の結合がそれらの間 に存在する第一および第二の系列の原子の偽二成分形化合物であり、前記合金が 第二の系列の原子の一部を置換してホストの結合距離よりも小さい結合距離を有 する第一の系列の原子との結合を形成する第二の原子の系列の第三の原子を含む 前記請求の範囲第１項記載の回路構造。 ７．合金が第一の系列の原子および第三の原子からなる偽二成分型半導体化合物 であり、前記合金の第一の系列の原子と第三の原子との間の結合距離がホスト材 料の第一および第二の系列の原子の間の結合距離よりも小さい前記請求の範囲第 ６項記載の回路構造。 ８．ホストおよび合金化半導体化合物が異なつた第ＩＩＩ−Ｖ族の化合物であつ て、合金化化合物の結合距離がホスト化合物の結合距離よりも小さい前記請求の 範囲第７項記載の回路構造。 ９．ホスト化合物がＩｎＳｂであり、そして合金化化合物が主としてＧａＳｂ、 ＩｎＰ、ＩｎＮおよびＢＳｂからなる群より選ばれている前記請求の範囲第８項 記載の回路構造・１０．ホスト化合物がＡｌＰであり、そして合金化化合物がＢ ＰおよびＡｌＰから主としてなる群より選ばれている前記請求の範囲第８項記載 の回路構造。 １１．ホストおよび合金化半導体がＭＱ１−ｙＲｙ（式中Ｍは第ＩＩ族およびＩ ＩＩ族の半導体からそしてＱおよびＲは第ＩＶおよびＶ族の半導体から夫々選ば れ、Ｒは隅イオンを有する元素であり、そして００１＜ｙ＜０．３である）の形 の半導体化合物を生成する前記請求の範囲第６項記載の回路構造。 １２．ホスト半導体が主として　ＩｎＳｂよりなりそして生成されるホストおよ び合金化半導体が主としてＩｎＳｂ１−ｙＰｙおよびＩｎＳＰ１−ｙＮｙからな る群より選ばれている前記請求の範囲第１１項記載の回路構造。 １３．ホスト半導体が主としてＩｎＰからなりそしてホストおよび合金化半導体 によつて生成された半導体がＩｎＰ１−ｙＮｙの形にある前記請求の範囲第１１ 項記載の回路構造。 １４．ホスト半導体が主としてＡｎＰからなりそして生成されたホストおよび合 金化半導体がＡｌＰ１−ｙＮｙである前記請求の範囲第１１項記載の回路構造。 １５．ホスト半導体が主としてＧａＰからなりそして生成されたホストおよび合 金化半導体がＧａＰ１−ｙＮｙである前記請求の範囲第１１項記載の回路構造。 １６．ホスト半導体が主としてＧａＡ２からなりそして生成されたホストおよび 合金化半導体が主としてＧａＡ２１−ｙＰｙおよびＧａＡ２１−ｙＮｙからなる 群より選ばれている前記請求の範囲第１１項記載の回路構造。 １７．ホスト半導体が主としてＨｇＴｏからなりそして生成されたホストおよび 合金化半導体が主としてＨｇＴｏ１−ｙＳｏｙおよびＨｇＴｏ１−ｙＳｙからな る群より選ばれている前記請求の範囲第１１項記載の回路構造。 １８．ホスおよび合金化された半導体がＭ１−ｘＱｘＲ（式中ＭおよびＱは夫々 第ＩＩ族および第ＩＩＩ族の半導体から選ばれた陰イオンおよび隔イオンであり 、そしてＲは第ＶＩ族およびＶ族の半導体から夫々選ばれ、Ｑは陰イオンを有す る元素でありそして０．０．０１ｘ０．３である）の形の半導体化合物を形成す る前記請求の範囲第６項記載の回路構造。 １９．ホスト半導体が主としてＩｎＰからなりそしてホストおよび合金化半導体 によつて生成される半導体が主としてＩｎ１−ｘＧａｘＰ、Ｉｎ１−ＡｌｘＰお よびＩｎ１−ｘＢｘＰからなる群上り生成される前記請求の範囲第１８項記載の 回路構造。 ２０．ホスト半導体が主としてＩｎＰからなりそしてホストおよび合金化半導体 より生成される半導体が主としてＩｎ１−ｘＢｘＰ、Ｉｎ１−ｘＡｌｘＰおよび Ｉｎ１−ｘＧａｘＰからなる群より生成される前記請求の範囲第１１項記載の回 路構造。 ２１．ホスト半導体が主としてＡｌＰからなりそしてホストおよび合金化半導体 によつて生成される半導体がＡｌ１−ｘＢｘＰである前記請求の範囲第１８項記 載の回路構造。 ２２．ホスト半導体がＧａＡ２でありそしてホストおよび合金化半導体によつて 生成される半導体がＧａ−ｘＢｘＡａである前記請求の範囲第１８項記載の回路 構造。 ２３．ホスト半導体が主としてＨｇＴｏからなりそしてホストおよび合金化半導 体によつて生成される半導体が主としてＨｇ１−ｘＺｎｘＴｏおよびＨｇ１−ｘ ＭｎｘＴｏからなる群より生成される前記請求の範囲第１８項記載の回路構造。 ２４．ホスト半導体材料が公知の結合距離を有するホスト材料の結合がそれらの 間に存在する第一および第二の系列の原子の偽二成分形化合物であり、合金化原 子はホストの一つの原子系列のものについてさらに別のおよび付加的な結合を形 成する第三および第四の原子を含み、この別の結合は公知のホスト結合距離より も短い距離を有し、そして付加的な結合は前記別の結合の距離よりも短い距離を 有する前記請求の範囲第１項記載の回路構造。 ２５．第三の原子が第二の系列の原子の一部を置換して第一の系列の原子につい て別の結合を形成しそして第四の原子が第三の原子の一部を置換して付加的な結 合を形成する前記請求の範囲第２４項記載の回路構造。 ２６．ホストがＭＡでありそして第三および第四の原子がＱおよびＲであり、か つ生成されそして合金化される化合物が式Ｍ１−ｘＱｘＡ１−ｙＲｙ（式中、Ｍ およびＡは周期律表の第ＩＶ族に対して等しくそして反対方向に移動された第一 および第二列中の元素であり、ＱおよひびＲは夫々前記第一および第二列のうち の少なくとも一列にあり、ｙ＞ｘ、ｘ＞０そしてｘ＋ｙ＜０．３）である前記請 求の範囲第２５項記載の回路構造。 ２７．第一および第二の列が夫々周期律表の第ＩＩＩ族および第ＩＶ族である前 記請求の範囲第２６項記載の回路構造。 ２８．ホストがＧａＡ２でありそして生成されかつ合金化される化合物が式Ｇａ １−ｘＢｘＡ２１−ｙＰｙ（式中、ｙ＞ｘ、ｘ＋ｙ＜０．３そしてｘ＞０）であ る前記請求の範囲第２５項記載の回路構造。 ２９．第三の原子が第二の系列の原子の一部を置換して第一の系列の原子ととも に別の結合を形成し、そして第四の原子が第二の原子の一部を置換して付加的な 結合を形成する前記請求の範囲第２４項記載の回路構造。 ３０．ホストがＭＡでありそして第三および第四の原子がＱおよびＲであり、か つ生成されそして合金化される化合物が式ＭＱ１−ｙ−ｚＡｙＲｚ（式中Ｍおよ びＡは周期律表第ＩＶ族に関して等しく反対方向に移動された第一および第二の 列中の元素であり、ＱおよびＲは第二の列中にあり、ｙ＞ｚ、ｚ＞０そしてｚ＋ ｙ＜０．３）である前記請求の範囲第２９項記載の回路構造。 ３１．第一および第二の列が夫々周期律表の第ＩＩＩおよび第ＩＶ族である前記 請求の範囲第３０項記載の回路構造。 ３２．ホストがＧａＡ２でありそして生成されかつ合金化される化合物がＧａＡ ２１−ｙ−ｚＰｙＮｚ（式中ｙ＞ｚ、ｚ＞０、ｙ＋ｚ＜０．３）である前記請求 の範囲第２９項記載の回路構造。 ３３．ホストがＲと合金化されて合金化化合物Ｍ１−ｘＱｘＡ１−ｙＲｙを生成 するＭ１−ｘＡｘＱの形の三種の化合物の偽二成分形結晶（式中ＭおよびＡは周 期律表の第ＩＶ族に関して等しく反対方向に移動された第一および第二の列中の 元素であり、ＱおよびＲは夫々前記第一および第二列のうちの少なくとも−列中 にあり、ｙ＞ｘ、ｘ＞０そしてｘ＋ｙ＜０．３）である前記請求の範囲第１項記 載の回路構造。 ３４．第一および第二の列が夫々周期律表の第ＩＩＩ族および第ＩＶ族である前 記請求の範囲第３３項記載の回路構造。 ３５．ホストがＧａ１−ｘＩｎＳｂでありそして形成される合金化化合物がＧａ １−ｘＩｎｘＳｂ１−ｙＮｙおよびＧａ１−ｘＩｎｘＳｂ１−ｙＰｙ（式中ｙ＞ ｘ、ｘ＋ｙ＜０．３およびｘ＞０）である前記請求の範囲第３３項記載の回路構 造。 ３６．第一および第二の列が夫々周期律表の第ＩＩＩ族および第ＶＩ族である前 記請求の範囲第３３項記載の回路構造。 ３７．ホストがＨｇ１−ｘＧｄｘＴｏでありそして生成されかつ合金化される化 合物がＨｇ１−ｘＣｄｘＴｏ１−ｙＺｎｙ、Ｈｇ１−ｘＣｄｘＴｏ１−ｙＳｙお よびＨｇ１−ｘＣｄｘＴｏ１−ｙＳｏｙからなる群より選ばれる前記請求の範囲 第３６項記載の回路構造。 ３８．ホストがＲと合金化されて合金化化合物ＭＱ１−ｙ−ｘＡｙＲｚ生成する Ｍ１−ｘＡｘＱ（式中ＭおよびＡは周期律表第ＩＶ族に関して等しくかつ反対方 向に移動されている第一および第二列中の半導体であり、ＱおよびＲは第二列中 にあり、ｙ＞ｚ、ｚ＞０そしてｚ＋ｙ＜０．３）の形の三種の化合物の偽二成分 結晶である前記請求の範囲第１項記載の回路構造。 ３９．第一および第二の列が夫々周期律表第ＩＩＩ族および第ＩＶ族である請求 の範囲第３８項記載の回路構造。 ４０．ホストがＧａ１−ｘＩｎｘＳｂでありそして形成される合金化化合物がが Ｇａ１−ｘ−ｙＩｎｘＢｙＳｂ（式中ｙ＞ｘ、ｘ＋ｙ＜０．３そしてｘ＞０）か らなる請求の範囲第３８項記載の回路構造。 ４１．少なくとも共有結合力および金属結合力によつて結合された原子を含む四 面体構造の結晶性ホスト半導体材料からたるバルク基板を有し、ホスト材料の最 も近く隣接する結合原子が公知の結合距離を有し、前記ホスト材料はこのホスト 材料の原子の一部を置換する原子と合金化されていて合金化原子およびホスト原 子が少なくとも共有結合力および金属結合力によつて結合されており、合金化さ れた原子はもっとも近く隣接するホスト原子について公知のホスト原子結合距離 よりも小さな結合距離を有し、結合された合金化原子の数はホスト材料の電子伝 導性に実質的に影響しないように結合されたホスト原子の数に比例して小さく、 結合された合金化原子の数はホスト材料の大きた表面積および体積にわたつて転 位を実費的に除去するのに充分であり、ホスト材料の前記大きな表面積上にエピ タキシャル層を有し、前記エピタキシヤル層はバルク基板と同一のホスト半導体 により同一の方法によつて同一の合金化原子によつて生成されて実質的に転移の ない大きな表面積および体積を有する領域を生成し、そして前記大きな表面積上 および体積に少なくとも幾つかの能動半導体素子が設けられていることを特徴と する半導体回路。
JP60500284A 1984-02-02 1985-01-08 転位を含まない基板を有する集積回路 Pending JPS61501234A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/576,728 US4697202A (en) 1984-02-02 1984-02-02 Integrated circuit having dislocation free substrate
US576728 1995-12-21

Publications (1)

Publication Number Publication Date
JPS61501234A true JPS61501234A (ja) 1986-06-19

Family

ID=24305733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60500284A Pending JPS61501234A (ja) 1984-02-02 1985-01-08 転位を含まない基板を有する集積回路

Country Status (9)

Country Link
US (1) US4697202A (ja)
EP (1) EP0172176A1 (ja)
JP (1) JPS61501234A (ja)
CA (1) CA1237826A (ja)
DE (1) DE3590003T1 (ja)
GB (4) GB2163003B (ja)
NL (1) NL8520001A (ja)
SE (1) SE8504431L (ja)
WO (1) WO1985003598A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288826A (ja) * 1989-01-20 1990-11-28 Lts Lohmann Therapie Syst Gmbh & Co Kg 抗腫瘍活性物質を有する皮膚治療薬

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
US4835583A (en) * 1985-08-30 1989-05-30 Hitachi, Ltd. Semiconductor device having strained superlattice buffer layers with In-doped GaAs substrate
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
US5300793A (en) * 1987-12-11 1994-04-05 Hitachi, Ltd. Hetero crystalline structure and semiconductor device using it
GB2215514A (en) * 1988-03-04 1989-09-20 Plessey Co Plc Terminating dislocations in semiconductor epitaxial layers
US4916088A (en) * 1988-04-29 1990-04-10 Sri International Method of making a low dislocation density semiconductor device
US5063166A (en) * 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
US5068695A (en) * 1988-04-29 1991-11-26 Sri International Low dislocation density semiconductor device
GB8821116D0 (en) * 1988-09-08 1989-11-08 Barr & Stroud Ltd Infra-red transmitting optical components and optical coatings therefor
DE68919408T2 (de) * 1989-01-13 1995-04-20 Toshiba Kawasaki Kk Verbindungshalbleiter, denselben anwendendes Halbleiter-Bauelement und Herstellungsverfahren des Halbleiter-Bauelementes.
US4992840A (en) * 1989-09-21 1991-02-12 Hewlett-Packard Company Carbon doping MOSFET substrate to suppress hit electron trapping
US5247201A (en) * 1990-02-15 1993-09-21 Siemens Aktiengesellschaft Input protection structure for integrated circuits
US5043773A (en) * 1990-06-04 1991-08-27 Advanced Technology Materials, Inc. Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates
US5190890A (en) * 1990-06-04 1993-03-02 Advanced Technology Materials, Inc. Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates, and method of making the same
US5173751A (en) * 1991-01-21 1992-12-22 Pioneer Electronic Corporation Semiconductor light emitting device
KR940009357B1 (ko) * 1991-04-09 1994-10-07 삼성전자주식회사 반도체 장치 및 그 제조방법
AU6097294A (en) * 1993-02-17 1994-09-14 Ameritech Services, Inc. Universal tv interface and related method
US6043548A (en) * 1993-04-14 2000-03-28 Yeda Research And Development Co., Ltd. Semiconductor device with stabilized junction
DE19640003B4 (de) 1996-09-27 2005-07-07 Siemens Ag Halbleitervorrichtung und Verfahren zu dessen Herstellung
US5998235A (en) * 1997-06-26 1999-12-07 Lockheed Martin Corporation Method of fabrication for mercury-based quaternary alloys of infrared sensitive materials
US6780735B2 (en) * 2001-04-30 2004-08-24 International Business Machines Corporation Method to increase carbon and boron doping concentrations in Si and SiGe films
US8343825B2 (en) 2011-01-19 2013-01-01 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
CN110359218A (zh) * 2018-04-10 2019-10-22 青岛海尔洗衣机有限公司 一种定频洗衣机的脱水时间的控制方法及定频洗衣机

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2032439A (en) * 1933-04-13 1936-03-03 Ruben Rectifier Corp Electric current rectifier
BE466591A (ja) * 1945-07-13
NL279070A (ja) * 1959-06-18
US3147413A (en) * 1960-10-27 1964-09-01 Monsanto Co Point contact rectifier of boron phosphide having boron-to-phosphorus atomic ratio of to 100
US3261726A (en) * 1961-10-09 1966-07-19 Monsanto Co Production of epitaxial films
US3218203A (en) * 1961-10-09 1965-11-16 Monsanto Co Altering proportions in vapor deposition process to form a mixed crystal graded energy gap
US3218204A (en) * 1962-07-13 1965-11-16 Monsanto Co Use of hydrogen halide as a carrier gas in forming ii-vi compound from a crude ii-vicompound
GB1123371A (en) * 1965-02-08 1968-08-14 Mini Of Technology Improvements in or relating to crystalline materials
US3496118A (en) * 1966-04-19 1970-02-17 Bell & Howell Co Iiib-vb compounds
US3454370A (en) * 1966-05-26 1969-07-08 American Cyanamid Co Novel ternary semiconducting materials
US3617820A (en) * 1966-11-18 1971-11-02 Monsanto Co Injection-luminescent diodes
US3648120A (en) * 1969-01-16 1972-03-07 Bell Telephone Labor Inc Indium aluminum phosphide and electroluminescent device using same
US3629018A (en) * 1969-01-23 1971-12-21 Texas Instruments Inc Process for the fabrication of light-emitting semiconductor diodes
NL162512C (nl) * 1970-02-07 1980-05-16 Tokyo Shibaura Electric Co Halfgeleiderinrichting en werkwijze voor de vervaar- diging ervan.
US3721583A (en) * 1970-12-08 1973-03-20 Ibm Vapor phase epitaxial deposition process for forming superlattice structure
JPS4866384A (ja) * 1971-12-14 1973-09-11
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device
JPS4888027A (ja) * 1972-02-25 1973-11-19
US3821033A (en) * 1972-08-03 1974-06-28 Ibm Method for producing flat composite semiconductor substrates
JPS5234755B2 (ja) * 1972-11-20 1977-09-05
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
US3947840A (en) * 1974-08-16 1976-03-30 Monsanto Company Integrated semiconductor light-emitting display array
US3963538A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaP/Si
US3963539A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaAsP/Si LED's
US3978360A (en) * 1974-12-27 1976-08-31 Nasa III-V photocathode with nitrogen doping for increased quantum efficiency
US4019082A (en) * 1975-03-24 1977-04-19 Rca Corporation Electron emitting device and method of making the same
US4188244A (en) * 1975-04-10 1980-02-12 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition
DE2601652C3 (de) * 1976-01-17 1979-11-08 Metallurgie Hoboken-Overpelt, Bruessel Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
US4400244A (en) * 1976-06-08 1983-08-23 Monosolar, Inc. Photo-voltaic power generating means and methods
JPS5811370B2 (ja) * 1977-03-14 1983-03-02 箕村 茂 金属間化合物の金属的変態物質とその製造法
US4165471A (en) * 1977-07-25 1979-08-21 Eastman Kodak Company Optical sensor apparatus
US4116733A (en) * 1977-10-06 1978-09-26 Rca Corporation Vapor phase growth technique of III-V compounds utilizing a preheating step
FR2428921A1 (fr) * 1978-06-12 1980-01-11 Commissariat Energie Atomique Procede de realisation de diodes electroluminescentes et/ou photodetectrices
US4179308A (en) * 1978-06-23 1979-12-18 Rca Corporation Low cost high efficiency gallium arsenide homojunction solar cell incorporating a layer of indium gallium phosphide
JPS5511310A (en) * 1978-07-10 1980-01-26 Hitachi Ltd Semiconductor laser element
US4213781A (en) * 1978-11-20 1980-07-22 Westinghouse Electric Corp. Deposition of solid semiconductor compositions and novel semiconductor materials
US4257057A (en) * 1979-05-07 1981-03-17 Rockwell International Corporation Self-multiplexed monolithic intrinsic infrared detector
US4319069A (en) * 1980-07-25 1982-03-09 Eastman Kodak Company Semiconductor devices having improved low-resistance contacts to p-type CdTe, and method of preparation
US4445965A (en) * 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
JPS5914440B2 (ja) * 1981-09-18 1984-04-04 住友電気工業株式会社 ＣａＡｓ単結晶への硼素のド−ピング方法
CA1189173A (en) * 1981-11-20 1985-06-18 Alice W.L. Lin Elements and methods of preparing elements containing low-resistance contact electrodes for cdte semiconductor materials
JPS58181799A (ja) * 1982-04-16 1983-10-24 Nippon Telegr & Teleph Corp <Ntt> 硼素を添加したＧａＡｓ単結晶の製造方法
JPS58192044A (ja) * 1982-05-06 1983-11-09 Konishiroku Photo Ind Co Ltd 感光体
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
JPS60200900A (ja) * 1984-03-26 1985-10-11 Sumitomo Electric Ind Ltd 低転位密度の３−５化合物半導体単結晶

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288826A (ja) * 1989-01-20 1990-11-28 Lts Lohmann Therapie Syst Gmbh & Co Kg 抗腫瘍活性物質を有する皮膚治療薬

Also Published As

Publication number Publication date
GB8804296D0 (en) 1988-03-23
GB2200249A (en) 1988-07-27
GB2163003B (en) 1989-01-11
WO1985003598A1 (en) 1985-08-15
GB2163003A (en) 1986-02-12
GB8521397D0 (en) 1985-10-02
GB8804297D0 (en) 1988-03-23
GB2200249B (en) 1989-01-05
GB8804298D0 (en) 1988-03-23
GB2200251A (en) 1988-07-27
GB2200251B (en) 1989-01-05
SE8504431D0 (sv) 1985-09-25
EP0172176A1 (en) 1986-02-26
DE3590003T1 (de) 1985-11-28
CA1237826A (en) 1988-06-07
US4697202A (en) 1987-09-29
GB2200250A (en) 1988-07-27
GB2200250B (en) 1989-01-05
SE8504431L (sv) 1985-09-25
NL8520001A (nl) 1986-01-02

Similar Documents

Publication Publication Date Title
JPS61501234A (ja) 転位を含まない基板を有する集積回路
Holt Misfit dislocations in semiconductors
US5831296A (en) Semiconductor device
JPS63252478A (ja) 絶縁ゲ−ト型半導体装置
JPS63169717A (ja) 半導体素子
Goodman Direct-gap group IV semiconductors based on tin
JPH03236218A (ja) 化合物半導体装置およびその製造方法
US5670800A (en) Semiconductor device and method for fabricating the same
Furdyna et al. A simple lattice-matching guide for superlattices and heterostructures of tetrahedrally-bonded semiconductors
Stutius et al. Crystal orientation dependence of the electrical transport and lattice structure of zinc selenide films grown by metalorganic chemical vapor deposition
JPH0661270A (ja) 半導体装置の製造方法および半導体装置
Kobayashi et al. Realization of both p‐and n‐type conduction for ZnSe‐ZnTe strained‐layer superlattices
Masselink et al. Polar semiconductor quantum wells on nonpolar substrates:(Al, Ga) As/GaAs on (100) Ge
JP2817718B2 (ja) トンネルトランジスタおよびその製造方法
JP2576232B2 (ja) 半導体結晶
JPS61210678A (ja) 化合物半導体装置
JPS61274312A (ja) 化合物半導体装置
JPH0289325A (ja) 化合物半導体の構造体及びその形成方法
Kolodziejski et al. II–VI/III–V Heterostructures
JPH06196507A (ja) 半導体装置
JPH03244118A (ja) 化合物半導体基板の製造方法
White Problems in optoelectronic semiconductors
JPS62276882A (ja) 半導体装置
Long Heterocrystals for microelectronics
McGill Superlattices: New Semiconductor Materials