JPS6147635A - パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法 - Google Patents

パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法

Info

Publication number
JPS6147635A
JPS6147635A JP59168754A JP16875484A JPS6147635A JP S6147635 A JPS6147635 A JP S6147635A JP 59168754 A JP59168754 A JP 59168754A JP 16875484 A JP16875484 A JP 16875484A JP S6147635 A JPS6147635 A JP S6147635A
Authority
JP
Japan
Prior art keywords
pattern
scanning
comparison mode
tape
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59168754A
Other languages
English (en)
Inventor
Yasushi Uchiyama
内山 康
Daikichi Awamura
粟村 大吉
Makoto Yonezawa
良 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON JIDO SEIGYO KK
Original Assignee
NIPPON JIDO SEIGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON JIDO SEIGYO KK filed Critical NIPPON JIDO SEIGYO KK
Priority to JP59168754A priority Critical patent/JPS6147635A/ja
Publication of JPS6147635A publication Critical patent/JPS6147635A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパターンの欠陥検査装置、特に半導体集積回路
の製造に使用するレチクルパターンの欠陥検査装置に用
いるパターンの判定方法に関するものである。
(従来の技術) 従来、シリコンウェハー上にパターンを形成さ゛せるた
めに使用するレチクルパターンの欠陥を検査するために
、本願人は特開昭58−46636号公報において、マ
スク原版を作成するときに使用するPG (Patte
rn  Generation )テープに記憶された
情報と、このテープに基づいて製作された実際のパター
ンとを比較することによって信頼度の高い欠陥検査をす
ることができる装置を開発している。
上述した装置においては、パターンはPGテープから各
単位走査領域(1mmx 1 mm)毎のパターンに分
割され、その単位走査領域毎にレチクルテープ中に矩形
要素の集合として記憶されている。
すなわち単位走査領域は、第2図に示すように、そのア
ドレス1.Jによって定義される1、Jブロック毎にレ
チクルテープに記憶さ・れている。レチクルテープは第
3図に示すフォーマットで記憶されている。第3図にお
いて、テープのBOTマークの後、最初のTMまでを1
024バイト、42ファイル分のコメントブロックとし
、後に続くデータについてのコメントを記録する。1枚
のレチクルマスクに対するデータを1フアイルとし、こ
の1フアイルは複数のI、Jブロックよりなる。■。
Jブロックの最初と最後には、第4図(A)。
(B)に各々示す内容の10バイトからなるスタートマ
ークとエンドマークを書き、10バイトよりなる矩形パ
ターンのデータを必要な数だけ記憶する。
(発明が解決しようとする問題点) そのため上述した装置においては、各1.Jブロツク中
の矩形データが多くなると、それに対応してテープの量
も多く必要となる。最近のLSI用レチクルパターン、
特にメモリLSI用レチクルパターンを作るのに必要な
矩形データはそのほとんどが繰り返しパターンではある
がその数は数千刃にもおよび、その全部をレチクルテー
プに記憶していたのではテープの必要量が膨大になる欠
点があるとともに、そのレチクルテープをPGテープか
ら作成する作業の能率が非常に悪い欠点があった。
本発明の目的は上述した不具合を解消し、レチクルテー
プの使用量および作成時間を大幅に減少できるパターン
の欠陥検査方法を提供しようとするものである。
(問題点を解決するための手段) 本発明のパターンの欠陥検査方法は、特にメモリ用レチ
クルパターンはそのほとんどが繰り返しパターンである
点に着目したもので、被検体のパターンの同じパターン
が繰り返し出現しないデータ比較モードにおいては、前
記被検体のパターンに対応した基準情報を蓄積した記録
媒体から読み出した基準情報と、前記被検体のパターン
を実−に走査して得た走査情報とを比較して被検体のパ
ターンの欠陥を検出し、同じパターンが繰り返し出現す
るパターン比較モードにおいては、繰り返しパターンの
ピッチに対応する所定の位置における第1の走査情報と
第2の走i情報とを比較してパターンの欠陥を検出する
ことを特徴とするものである。
(作 用) 以下本発明の詳細な説明する。第5図は本発明の一対象
となるメモリLSI用レチクルパターンの概略を示す線
図である。第5図に示したメモリLSI用レチクルパタ
ーンは全体を表わしており、実際の比較は1mlllX
111Ilの第2図に示したように分割されたI、Jブ
ロック毎に行なう。第5図中Aはランダムパターンの範
囲、Bは不完全繰り返しパターンの範囲、Cは完全繰り
返しパターンの範囲を示している。ここで不完全繰り返
しパターンとは、1.Jブロック中ランダムパターンと
完全繰り返しパターンの境界が存在するブロックのこと
を意味している。
本発明のパターンの判定方法では、第5図に示すような
パターンに対して、まずAのランダムパターン中のI、
Jブロックでは、従来と同様に、レチクルテープから読
み出した基準情報と被検体のパターンを実際に走査して
得た走査情報とを比較するデータ比較モードにより、パ
ターンの欠陥検査を行なう。Bの不完全繰り返しパター
ンでも同様に、基準情報と走査情報とを比較するデータ
比較7モードで欠陥検査を行なう。これに対し、不完全
繰り返しパターンBの検査が終了し、Cで示”す完全繰
り返しパターンの検査に移ると、対物レンズで拡大され
た1視野内に繰り返しパターンのピッチに対応する所定
の間隔で設けられた2個の一次元イメージセンサにより
得られる第1の走査情報と第2の走査情報とを比較する
パターン比較モードにより、パターン゛の欠陥を判定す
る。このとき不完全繰り返しパターンBと完全繰り返し
パターンCの境界の検査をより厳密にするため、完全繰
り返しパターンのうち境界に隣接するI、Jブロックに
対してはデータ比較モードを採ることもできる。メモリ
LSI用のレチクルパターンの繰り返しピッチは数10
0μ−程度以下であり、対物レンズで拡大された1視野
内に2個のイメージセンサを配置することは十分可能で
ある。また、2つのイメージセンサは繰り返しパターン
のピッチと同じ間隔で設けであるので、2個のイメージ
センサからの第1および第2の走査情報はパターンに欠
陥がなければ同じものとなる。そのため、これらビデオ
信号として供給される第1および第2の走査情報の差を
ゝとればパターンの欠陥を検出することができる。
上述した操作を第6図を参照してさらに詳しく説明する
。第6図は対物レンズで拡大された被検体上1111X
 1 mmのI、Jブロック内のパターンを示しており
1視野に4個の1.Jブロックが存在する例を示してい
る。イメージセンサ1とイメージセンサ2が繰り返しパ
ターンのピッチに対応する所定の間隔で設けられている
。このとき、ステージによる走査を図中矢印で示すよう
に、左側へ移動すると仮定すると、ランダムパターンお
よび不完全繰り返しパターン中では、イメージセンサ1
で走査した情報と対応するレチクルテープより読み出し
た情報とを比較するデータ比較モードで欠陥検査を実行
する。次にイメージセンサ1が不完全繰り返しパターン
と完全繰り返しパターンの境界まで移動すると、次の検
査からはレチクルテープから読み出したデータは使用せ
ず、イメージセンサ1および2で走査した第1の走査情
報と第2の走査情報を比較するパターン比較モードで欠
陥の検査を行なう。上述した操作を第7図に模式的に示
す。図中、イメージセンサで黒い部分は、データを読み
出しているイメージセンサを示している。
ランダムパターンと完全繰り返しパターンの判断は、第
2図に示したレチクルテープによって行なうことができ
る。このフォーマットでは1.JブロックのI、Jの数
はある区間パターンが何もないときは飛ばしても良いこ
とになっているため、それを利用して、不完全繰り返し
パターンでは従来通り1 ++unx 1 +un毎の
1.Jブロックのデータを記録し、繰り返しパターンで
はデータを記録しないレチクルテープを作成して不完全
繰り返しパターンと完全繰り返しパターンの境界を判断
している。すなわち、ビデオ変換ユニットにおいてI。
Jブロックに対応するビデオ画像を作るときにアドレス
データ1.Jを検知しているが、アドレスIがIN か
ら’N+L  へ飛んだときはその間のパターンについ
てはパターン比較モードで検査する。
上述した実施例のレチクルテープのフォーマットを第8
図(A)に示す。
さらに他の例として、第8図(B)に示すように完全繰
り返しパターンに対応するI、JブロックのデータをO
にして、不完全繰り返しパターンと完全繰り返しパター
ンを判断することもできる。
また、予め完全繰り返しパターンの位置がわがっている
場合は、その位置を予め制御ユニット中に記憶して、制
御ユニットにより不完全繰り返しパターンと完全繰り返
しパターンに対する走査を切換えることもできる。
(実施例) 第1図は本発明のパターンの判定方法を実施するパター
ンの欠陥検査装置の全体の構成を示すブロック図である
。全体の構成は大きく分類してステージユニット10.
ビデオ信号変換ユニット30゜制御ユニット40の3つ
のユニットから成っている。
以下上述した順に各部の動作を簡単に説明する。
まずステージユニット10においては、被検体18のパ
ターン(例えばレチクルパターン等)に光源11よりの
光を照射し、その透過光を共通の対物レンズを介して(
ットアレイよりなる第1および第2のイメージセンサ2
3− 1115よび23−2に入射する。これら2個の
イメージセンサ23− 1.23− 2は所定の間隔で
設けられ、制御部40の制御によりランダムパターン、
不完全繰り返しパターン、完全繰り返しパターンに対応
して上述したようにそのうち1個のイメージセンサを使
用してデータ比較モードにより欠陥を判断するか、ある
いは2個のイメージセンサを使用してパターン比較モー
ドにより欠陥を判断するかを選択する構成となっている
。その選択はデータ処y11部47のMIIIによりモ
ード切換スイッチ24を切換えることによって行ない、
視野内の1ケ所または2ケ所の走査データを制御部40
へ出力している。自動焦点機構14を具えた対物レンズ
17は透過光を例えば25倍に拡大して、イメージセン
サ23− 1.23− 2のビットアレイに投影するの
に使用されている。本例で使用する自動焦点の機構は、
本願人による特公昭54−31348号公報で提案され
ている機構と同一である。
走査領域の選択および走査はXテーブル15.Yテーブ
ル16を駆動機構13.12によって駆動することで実
行している。X、Yテーブル15.16の制御は、それ
らの動きをリニアエンコーダ19.20により検知して
ステージポジションコレクタ21に供給することによっ
て行なわれる。ここで、X、Y方向のずれが検知され、
そのずれより得られる補正信号が駆動機構13.12に
供給されて補正が行なわれる。
また、この補正だけでは精度の面で問題があるため、特
にX方向に対しては、ステージポジションコレクタ21
からのX方向のずれ量に対する補正信号をイメージセン
サドライバ22に供給してイメージセンサ23− 1.
23− 2中のビットアレイに入射する光のうち、左端
、右端の余りの12個のビットを使用して、誤差に対し
てずらして1000点での走査データをそれぞれ得るよ
うにする。
次に第1図中のビデオ変換ユニット30について説明す
る。このビデオ変換ユニット30は、ランダムパターン
および不完全繰り返しパターンについてデータ比較を行
なうとき、比較データを作成するのに使用される。CA
Dシステム等により作成されたPGテープは、本システ
ムのフォーマットを持つ検査用レチクルテープ31に変
換され、ビデオ変換ユニットに供給される。このレチク
ルチー131は、テープユニット32に装填された後、
11mユニット40中の9PUの制御により磁気テープ
制御部36を介してステージ部10で検査されているレ
チクルマスク18に対応する場所をレチクルテープ31
から読み出し、2つ設けである磁気テープメモリ33.
34のうちの一方へ記憶する。この磁気テープメモリに
記憶されたレチクルテープ31よりの点の座標群より、
磁気テープ制御部36からの同期信号の制御のもとにビ
デオ信号変換部35により画像に変換された後、2つ設
けであるビデオメモリ31゜38のうちの一方に記憶さ
れる。画像としてビデオメモリに記憶されたデータは、
磁気テープ1lJIl17R136の制御によりステー
ジ部10の第1のイメージセンサ23−1で走査された
部分に対応してビデオ信号出力制御部39より読み出さ
れ、制御ユニット40の比較器45に出力される。
上述のようにして作成されたステージユニット10、ビ
デオ変換ユニット30からの両川力は、検査パターンに
対応して制御ユニット40に供給される。
制御ユニット40において、ランダムパターンおよび不
完全繰り返しパターンについてデータ比較モードを実施
する場合は、制御ユニット40の制御のもとにビデオ信
号変換ユニット30の出力と第1のイメージセンサ23
−1で走査したステージユニット10の出力とを比較器
45により比較している。また、完全繰り返しパターン
についてパターン比較モードで検査する場合は、2個の
イメージセンサ23− 1.23− 2からの出力を比
較器49により比較している。これらデータ比較モード
とパターン比較モードとの切換制御は、上述したように
レチクルテープに基づきデータ処理部41により行なっ
ている。比較器45または比較器49を介して比較走査
の終了した信号は、データ処理部47に供給され各種の
処理が行なわれる。データ処理部47は各種I10イン
ターフェース、RAM、ROM。
cpu、表示部から構成され、処理されたデータはプリ
ンタ48より出力される。さらに、モニタ41〜44に
よって各画像を映出し、その処理を確認できる。
本発明は上述した実施例にのみ限定されるものではなく
、幾多の変形、変更を加えることができる。例えば、上
述した実施例では第6図に示したように繰り返しパター
ンのピッチに対応した幅をおいて2個のイメージセンサ
1,2を横に並べて配置したが、イメージセンサ2を隣
接する1、Jブロックのイメージセンサ1と対応する位
置に配置することもできる。この場合、第6図において
垂直方向に2個のイメージセンサを配置すると、電子ビ
ームによりパターンを作成するとき、電子ビームの走査
の境界位置として第6図中横−直線に現われる欠陥も有
効に検出できる。また、上述した実施例では所定の間隔
をあけて設けた2個のイメージセンサにより比較すべき
2つの走査情報を得ていたが、イメージセンサを1個と
しその走査情報を電気的に所定の時間だけ遅延させて、
もう1つの走査情報を得て比較すべき2つの走査情報を
得るこ、ともできる。さらに、2個のイメージセンサの
間隔を自由に可変できるよう構成することもできる。さ
らにまた、上述した実施例では不完全繰り返しパターン
と完全繰り返しパターンの境界でデータ比較モードから
パターン比較モードに切換えていたが、より正確な検査
を望む場合には境界近傍での比較回数を全領域で同一と
するために境界に存在する最初の完全繰り返しパターン
を持つI、Jブロックに対してデータ比較により欠陥の
検査をすることもできる。
(発明の効果) 以上詳細に説明したところから明らかなように、本発明
のパターンの判定方法によれば、特に繰り返しパターン
が多く存在するメモリ用LSIのパターンの場合レチク
ルテープの使用量および作成時間を大幅に減少すること
ができるとともに、データ変換の能率も上がる。また、
データ比較モードとパターン比較モードとを切換えるハ
イブリッド方式としているので、パターン比較モードだ
けでは検出できない「ショットのつき合わせによる突起
」や「1つ1つのショットがやせたために起こるパター
ン切れ」などの繰り返し欠陥も有効に検出することがで
きる。さらにパターン比較モードにおいて、同−視野内
のパターンを比較する場合は、比較対象がごく近くに存
在するので、ステージの走行ムラ、振動の影響を受けに
り<、広い視野でも高感度の欠陥検査が期待でき、能率
的な検査ができる。
【図面の簡単な説明】
第1図は本発明のパターンの判定方法を実施するパター
ンの欠陥検査装置の全体の構成を示すブロック図、 第2図は被検体上の単位走査領域である1、Jブロック
を示す線図、 第3図はレチクルテープのフォーマットを示す線図、 第4図(A)、(B)はI、Jブロック中のスタートマ
ークとエンドマークを示す線図、第5図はメモリLSI
用レチクルパターンの全体を示す線図、 M6図は繰り返しパターンの存在する1、Jパターンを
示す線図、 第7図はランダムパターンと繰り返しパターンの境界に
おける判定操作を示す線図、 第8図(A)、(B)は各々不完全繰り返しパターンと
完全繰り返しパターンを判断するためのレチクルテープ
の記憶方法を示す図である。 10・・・ステージユニット 30・・・ビデオ変換ユニット 1、 2:23− 1.23− 2・・・第1.第2イ
メージセンサ 24・・・モード切換スイッチ 45、49・・・比較器。 特許出願人   日本自動制御株式会社第2図 第3図 (A)     (B) 第5図 第6図 =8ヶー7.71,2(B 第8図

Claims (1)

  1. 【特許請求の範囲】 1、被検体のパターンの同じパターンが繰り返し出現し
    ないデータ比較モードにおいては、前記被検体のパター
    ンに対応した基準情報を蓄積した記録媒体から読み出し
    た基準情報と、前記被検体のパターンを実際に走査して
    得た走査情報とを比較して被検体のパターンの欠陥を検
    出し、同じパターンが繰り返し出現するパターン比較モ
    ードにおいては、繰り返しパターンのピッチに対応する
    所定の位置における第1の走査情報と第2の走査情報と
    を比較してパターンの欠陥を検出することを特徴とする
    パターンの欠陥検査方法。 2、前記被検体のパターンを一次元イメージセンサで走
    査して走査情報を得ることを特徴とする特許請求の範囲
    第1項記載のパターンの欠陥検査方法。 3、前記基準情報を記録した記録媒体に繰り返しパター
    ンの領域を予め指定して、その領域では前記第1および
    第2の走査情報を比較して、パターンの欠陥を検出する
    パターン比較モードとすることを特徴とする特許請求の
    範囲第1項または第2項記載のパターンの欠陥検査方法
JP59168754A 1984-08-14 1984-08-14 パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法 Pending JPS6147635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59168754A JPS6147635A (ja) 1984-08-14 1984-08-14 パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59168754A JPS6147635A (ja) 1984-08-14 1984-08-14 パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法

Publications (1)

Publication Number Publication Date
JPS6147635A true JPS6147635A (ja) 1986-03-08

Family

ID=15873810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59168754A Pending JPS6147635A (ja) 1984-08-14 1984-08-14 パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法

Country Status (1)

Country Link
JP (1) JPS6147635A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102171A1 (ja) * 2003-05-16 2004-11-25 Kabushiki Kaisha Topcon 外観検査方法、それに用いるマスタパターンおよび該マスタパターンを備える外観検査装置
JP2011090169A (ja) * 2009-10-23 2011-05-06 Lasertec Corp マスク検査方法、マスク検査装置
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50161170A (ja) * 1974-06-11 1975-12-26
JPS57130423A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Apparatus for pattern inspection
JPS596535A (ja) * 1982-07-05 1984-01-13 Hitachi Ltd 欠陥検査装置
JPS5911638A (ja) * 1982-07-12 1984-01-21 Hitachi Ltd パタ−ン欠陥検出装置
JPS5941847A (ja) * 1982-08-31 1984-03-08 Mitsubishi Electric Corp パタ−ン欠陥の表示装置
JPS60138924A (ja) * 1983-12-27 1985-07-23 Fujitsu Ltd パタ−ン検査方法及びその装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50161170A (ja) * 1974-06-11 1975-12-26
JPS57130423A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Apparatus for pattern inspection
JPS596535A (ja) * 1982-07-05 1984-01-13 Hitachi Ltd 欠陥検査装置
JPS5911638A (ja) * 1982-07-12 1984-01-21 Hitachi Ltd パタ−ン欠陥検出装置
JPS5941847A (ja) * 1982-08-31 1984-03-08 Mitsubishi Electric Corp パタ−ン欠陥の表示装置
JPS60138924A (ja) * 1983-12-27 1985-07-23 Fujitsu Ltd パタ−ン検査方法及びその装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102171A1 (ja) * 2003-05-16 2004-11-25 Kabushiki Kaisha Topcon 外観検査方法、それに用いるマスタパターンおよび該マスタパターンを備える外観検査装置
KR100723290B1 (ko) * 2003-05-16 2007-05-31 가부시키가이샤 토프콘 외관 검사 방법, 그것에 이용하는 마스터 패턴 및 이마스터 패턴을 구비하는 외관 검사 장치
US7822262B2 (en) 2003-05-16 2010-10-26 Kabushiki Kaisha Topcon Outer surface-inspecting method, master patterns used therefor, and outer surface-inspecting apparatus equipped with such a master pattern
JP2011090169A (ja) * 2009-10-23 2011-05-06 Lasertec Corp マスク検査方法、マスク検査装置
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法

Similar Documents

Publication Publication Date Title
US7853068B2 (en) Pattern defect inspection method and apparatus
US4985927A (en) Method of detecting and reviewing pattern defects
US4912487A (en) Laser scanner using focusing acousto-optic device
US4547895A (en) Pattern inspection system
US5027132A (en) Position compensation of laser scan for stage movement
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
US5018212A (en) Defect area consolidation for pattern inspector
US4979223A (en) Data handling system for pattern inspector or writer
US4989255A (en) Expansion of compact database for pattern inspector or writer
JPH11132748A (ja) 多焦点同時検出装置および立体形状検出装置および外観検査装置、並びにその方法
GB2146427A (en) Semiconductor manufacture
JPS6147635A (ja) パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法
JP2002181732A (ja) 外観検査装置および外観検査方法
JP2836835B2 (ja) 外観検査方法および装置
JPS60126830A (ja) パタ−ンの欠陥検査装置に用いる走査方法
JPS6256442B2 (ja)
JPH058822B2 (ja)
JPS61211876A (ja) 光デイスク欠陥評価装置
JP3684707B2 (ja) レチクルパターン検査方法
JPS60138921A (ja) パタ−ン形状検査装置
JPS60126828A (ja) パタ−ンの欠陥検査装置に用いるデ−タ処理方法
JP5075306B2 (ja) ウエハ欠陥検査装置およびそのウエハ欠陥検査方法
JPS60133726A (ja) パタ−ンの欠陥検査装置に用いる境界の処理方法
KR940000748B1 (ko) 결함 검출방법 및 장치
JP3207974B2 (ja) フォトマスクの欠陥検査方法