JPS6146975A - アクテイブマトリツクス基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逆スタガード構造の薄膜トランジスタをスイッ
チング素子とした平面ディスプレイ用アクティブマトリ
クス基板およびその製造方法に関し、とくにアクティブ
マトリックス基板の溝造および層間絶縁膜の形成方法に
関するものである。

°〔従来の技術〕　− 従来の液晶あるいはエレクトロルミネセンスを用いたド
ツトマトリックス型平面ディスプレイパネルでは、走査
線数の増大に伴い、画素毎にスイッチング用トランジス
タを具備しスタティック駆動を行うアクティブマトリッ
クス駆動が必要になってくる。第２図は液晶ディスプレ
イに用いる代表的なアクティブマトリックス駆動の画素
駆動回路であシ、１はトランジスタ、２は画情報の蓄積
容量を兼ねた液晶セル、３は対向電極、４は画情報を入
力するためのデータ線、５は所望の画素を選択するため
の走査線である。アクティブマトリックス基板はこの画
素駆動回路を同一基板上に多数配列したものであシ、通
常基板材料としてはガラス、トランジスタとしてはアモ
ルファスシリコン、多結晶シリコン、カドミウムセレン
等を用いた薄膜トランジスタ、配線材料としては金属と
透明導電材が用いられる。アクティブマトリックス基板
の形成は概ね薄膜トランジスタの製造工程によって決定
される。薄膜トランジスタは構造上の違いによる種々の
製造工程があるが、バタン形成工程数の少ない逆スタガ
ード構造が製造コスト低減化の観点から優れている。

第３図に代表的な逆スタガード構造の薄膜トランジスタ
を用いた液晶ディスプレイ用画素駆動回路の断面図を示
す。１０はガラス等の絶縁基板、１１は表示電極を兼ね
たドレイン領域、戎は薄膜トランジスタのソース電極を
兼ねたデータ線であυ、表示電極１１とデータ線νは透
明導電膜で形成される。１３は半導体薄膜、１４はゲー
ト絶縁膜、１５はゲ□−ト電極を兼ねた走査線であシ、
１５の走査線は金属膜で形成される。第３図から明らか
なように、このようなアクティブマトリックス基板では
データ線比と走査線ルとの間は、基板全面に堆積したゲ
ート絶縁膜１４によシミ気的に絶縁される。さらにゲー
ト絶縁膜１４は、薄膜トランジスタの相互コンダクタン
スを向上するために通常誘を率の大きな材料を用いて０
．１〜０．２μｍ厚の薄い膜で形成されねばならない。

〔発明が解決しよりとする問題点〕

従来構造のアクティブマトリックス基板では、データ線
と走査線の交差等に関連した次の問題が生じる。即ちデ
ータ線と走査線の交差領域の結合容量が大きいため、信
号の伝播遅延が増し高速動作が不可能になる。また信号
波形のなまシが著しく、配線間の誘導雑音を生じやすく
動作マージンが低下する問題がある。さらに層間絶縁膜
を形成しているゲート絶縁膜が薄いため、ピンホール等
によシ走査線、データ線間の短絡発生率が高く、また走
査線が多くの個所で半導体薄膜の段差を横切るため、段
差切れによる走査線の断線発生率が高くなり、アクティ
ブマトリックス基板の製造歩留シを低下させる欠点があ
る。

〔問題点を解決するための手段〕

本発明は、スイッチング素子として逆スタガード構造の
薄膜トランジスタと、データ線と、データ線に交差する
走査線と、データ線および走査線の層間絶縁膜として薄
膜トランジスタのゲート絶縁膜とを備えて構成されてい
るアクティブマトリックス基板において、データ線と薄
膜トランジスタのソース、ドレイン領域を構成する第１
の薄膜と、走査線と薄膜トランジスタのゲート電極を構
成する第２の薄膜との間に、ゲート絶縁膜の他に、ゲー
ト絶縁膜とは別の層間絶縁膜を介在した構造としている
。

そして本発明の構造のアクティブマトリックス構造の基
板を製造する方法として、スイッチング素子として逆ス
タガード構造の薄膜トランジスタと、データ線と、デー
タ線に交差する走査線と、データ線および走査線の層間
絶縁膜として薄膜トランジスタのゲート絶縁膜とを備え
て構成されるアクティブマトリックス構造の基板を製造
する場合、通常の方法で半導体薄膜を形成した後、半導
体薄膜上のパターン形成用のレジストを除去することな
く、残した状態で、半導体薄膜上のレジスト上面も含む
絶縁基板全面に半導体薄膜と同程度の厚さの層間絶縁膜
を堆積し、レジスト上面に堆積した層間絶縁膜をレジス
トと共にリフトオフによシ除去し、露出した半導体薄膜
の表面にゲート絶縁膜を形成した後走査線を兼ねたゲー
ト電極を形成する工程を含むものである。

〔作　用〕

本発明のアクティブマトリックス基板は、層間絶縁膜の
膜厚が厚く、下地配線の段差は平坦化され、特性の向上
がはかれるとともに、本発明による製造方法は、ソース
電極を兼ねたデータ線および表示電極を兼ねたドレイン
領域を構成する第１の薄膜と、走査線を兼ねたゲート電
極を構成する第２の薄膜の間に、層間絶縁膜とゲート絶
縁膜を、それぞれの形成工程を独立の工程で実現できる
ので動作性能を向上したかつ製造歩留シのよい製造方法
が提供でき、平面ディスプレイなどに適用したときの経
済化に寄与する。以下実施例によシ詳細に説明する。

〔実施例〕

第１図（ａ）〜（ｄ）は本発明の実施例として液晶ディ
スプレイ用アクティブマトリックス基板の製造方法を工
程順に示したものである。以下工程順に詳細に説明する
。

工程（ａ）ニガラス等の絶縁基板２１上に、透明導電膜
からなる表示電極２２と、データ線を兼ねた薄膜トラン
ジスタのソース電極２３を形成する。次いで半導体薄膜
を全面に堆積し、レジスト塗布露光、現像によシレジス
トパタン２４を形成し、これをマスクに前記半導体薄膜
をエツチングして薄膜トランジスタのチャネル領域に相
当する半導体薄膜パタンの半導体薄膜部を形成する。こ
のときレジストパタンあのエツジ角を、後述するリフト
オフが可能なように急峻にするかオーバーハング構造に
する０ 工程伽）ニレジストパタン２４を除去せずに、半導体薄
膜部と同程度の厚さの層間絶縁膜２６を基板全面に堆積
する。堆積はレジスト塗布露光に損傷を与えないように
低温で行う必要があシ、例えばスパッタ蒸着法、真空蒸
着法によシ行う。

工程（Ｃ）ニレジストパタン２４上の層間絶縁膜２６を
、ルジストパタン２４とともにリフトオフにより除去し
、半導体薄膜５を露出させる。

工程（ｄ）　二半導体薄膜部の表面上にゲート絶縁膜ｎ
を堆積する。

さらに金属膜を堆積し、フォトリングラフィ技術によシ
走査線を兼ねたゲート電極器を形成する。

以上の工程によシアクチイブマトリックス基板を完成す
る。

以上の説明から解かるように本発明で製造されたアクテ
ィブマトリックス基板では、データ線（及びソースｌｉ
、＠）２３と走査線（及びゲート電極）２９の層間には
、層間絶縁膜２６とゲート絶縁膜がか存在し、その膜厚
は従来のゲート絶縁膜のみの場合に比べ充分厚くするこ
とができる。例えば半導体薄膜２５の厚さを通常用いら
れる０、５μｍとし、層間絶縁膜の厚さも同程度とする
と、従来に比べ３〜４倍の厚さとなる。また半導体薄膜
部の段差は、゛層間絶縁膜２６で埋められ平坦化されて
いるため、ゲート電極及び走査線２９を段差を横切るこ
となく形成することができる。

本発明の別の特徴として、層間絶縁膜の形成工程と、ゲ
ート絶縁膜の形成工程が独立に行え、材料、形成方法、
膜厚等を各々の絶縁膜に最適な条件で設定可能なことが
ある。第３図に示した従来の製造方法では、ゲート絶縁
膜は層間絶縁膜を兼ねていたため、形成方法は堆積法に
限られ、膜厚。

材料もゲート絶縁膜の条件に合わせざるを得なかった。

しかし本発明では、例えば第１図工程（ｄ）のゲート絶
縁膜形成法として、堆積法でなく半導体薄膜部の酸化や
窒化によって形成された絶縁膜を用いることもできる。

またゲート絶縁膜としては誘電率の大きな材料を用い、
層間絶縁膜としては誘電率の小さな材料を用いること等
材料の選択に大幅な自由度がある。

このように本発明は従来の製造方法に比較して多くの特
徴を石するにもかかわらず、フォトリソグラフィ工程数
は従来と同じ３回でよく、工程数の増加もわずかですむ
。従って製造歩留シの低下、製造コストの上昇等の問題
は生ぜず、逆スタガード構造の薄膜トランジスタをスイ
ッチング素子としたアクティブマトリックス基板の製造
方法の優れた特徴を損うことはない。

なお以上の実施例の説明は画素駆動回路として第２図に
示した回路を用いたが、本発明はこれに限ることな〈実
施できる。例えば画情報蓄積用として液晶セル容量と並
列にコンデンサ容量を付加した回路や、エレクトロルミ
ネセンスディスプレイ用として、画素選択用トランジス
タとエレクトロルミネセンスセル駆動用トランジスタを
分離し２個のトランジスタで構成した回路等も周知であ
るが、逆スタガード構造の薄膜トランジスタ番用いる限
シにおいて本発明の適用は前記実施例と同様に行うこと
ができる。

〔発明の効果〕

以上説明したように本発明の製造方法および得られたア
クティブマトリックス基板に□よれば、層間絶縁膜の厚
さを従来の３〜４倍以上にすること・ができる。これに
よシデータ線と走査線との結合容量は従来の号〜イ以下
になシ、信号の配線遅延や波形なまりの大幅な減少と、
誘導雑音に起因した誤動作の防止を図ることが可能とな
る。従ってアクディプマトリックス基板の高速化と動作
マージンの拡大がはかれ、ドツトマトリックス型平面デ
ィスプレイの大容量、大形化を実現することができる。

さらに層間絶縁膜を厚くすることによシ、ピンホール等
に起因した配線間の短絡発生率を減少させることができ
、また走査線及びゲート電極は平坦化された下地上に形
成されるため、下地段差に起因した配線の断線発生率を
減少させることができる。これらの効果によシアクチイ
ブマトリックス基板の製造歩留シを向上することができ
、平面ディスプレイの経済化に寄与がある。

また本発明によれば層間絶縁膜とゲート絶縁膜とを独立
した工程で形成するため、それぞれの膜に最適な材料、
形成方法、膜厚等の条件を設定できる。例えば層間絶縁
膜には誘を率の小さな材料を用い、ゲート絶縁膜には誘
電率の大きな材料を用いれば、層間の結合容量は小さく
、薄膜トランジスタの相互コンダクタンスの大きなアク
ティブマトリックス基板を実現できる。このように本発
明を用いればアクティブマトリックス基板の動作性能の
向上をはかれる利点がある。　　　　　　　　　１

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例である液晶デ
ィスプレイ珀アクティブマトリックス基板の製造方法の
工程を説明する図、第２図は液晶ディスプレイ用アクテ
ィブマトリックス駆動の画素駆動回路の代表例の構成図
、第３図は逆スタガード構造の薄膜トランジスタを用い
た液晶ディスプレイ用画素駆動回路の断面構成図である
。 １・・・薄膜トランジスタ、２・・・液晶セル、３・・
・対向電極、４，１２・・・データ線、５，１５・・・
走査線、１０゜２１・・・絶縁基板、１１　、２２・・
・表示電極、１３．２５・・・半導体薄膜、１４．２７
・・・ゲート絶縁膜、　ｎ・・・ソース電極、２４・・
・レジストバタン、２６・・・層間絶縁膜、２９・・・
ゲート電極。

Claims (2)

【特許請求の範囲】
1. （１）スイッチング素子として逆スタガード構造の薄膜
   トランジスタと、データ線と、該データ線に交差する走
   査線と、該データ線および該走査線の層間絶縁膜として
   該薄膜トランジスタのゲート絶縁膜とを具備してなるア
   クティブマトリックス基板において、該データ線及び該
   薄膜トランジスタのソース、ドレイン領域を構成する第
   １の薄膜と、該走査線及び該薄膜トランジスタのゲート
   領域を構成する第２の薄膜との間に、前記薄膜トランジ
   スタのゲート絶縁膜と別に層間絶縁膜を介在してなるア
   クティブマトリックス基板。
2. （２）スイッチング素子として逆スタガード構造の薄膜
   トランジスタと、データ線と、該データ線に交差する走
   査線と、該データ線および該走査線の層間絶縁膜として
   該薄膜トランジスタのゲート絶縁膜とを具備してなるア
   クティブマトリックス基板の製造方法において、半導体
   薄膜のパターン形成用のレジストを除去することなく該
   レジスト上面を含む絶縁基板全面に該半導体薄膜と同程
   度の厚さの層間絶縁膜を堆積する工程と、該レジスト上
   面に堆積した層間絶縁膜を該レジストとともにリフトオ
   フにより除去する工程と、該層間絶縁膜およびレジスト
   を除去することにより露出した該半導体薄膜の表面にゲ
   ート絶縁膜を形成する工程とを含んでなるアクティブマ
   トリックス基板の製造方法。