JPS6146066B2 - - Google Patents

Info

Publication number
JPS6146066B2
JPS6146066B2 JP55030649A JP3064980A JPS6146066B2 JP S6146066 B2 JPS6146066 B2 JP S6146066B2 JP 55030649 A JP55030649 A JP 55030649A JP 3064980 A JP3064980 A JP 3064980A JP S6146066 B2 JPS6146066 B2 JP S6146066B2
Authority
JP
Japan
Prior art keywords
region
type
mesa portion
guard ring
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55030649A
Other languages
English (en)
Other versions
JPS56126968A (en
Inventor
Takeshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3064980A priority Critical patent/JPS56126968A/ja
Priority to US06/228,637 priority patent/US4450469A/en
Priority to CA000371372A priority patent/CA1148270A/en
Publication of JPS56126968A publication Critical patent/JPS56126968A/ja
Publication of JPS6146066B2 publication Critical patent/JPS6146066B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は改良された半導体装置に関するもので
ある。
本発明は本発明と同一の出願人による先願の特
願昭54−155433の出願をさらに改良し、より実用
的な構造に近づけたものである。前記特願昭54−
155433の出願は、第１図に示すようにｎ形の半導
体基板１の主面にｐ形の第１領域２を形成し、こ
の第１領域２を囲繞するようにメサ部３を形成
し、さらに前記主面からメサ部３に達するガード
リング領域４を形成した構造にしてダイオード等
の電力用半導体素子の高耐圧化を計ることを目的
としたものである。前記先願に於ては前記半導体
基板１と前記第１領域２とがなす間隔Wsを設計
値どうりに自由に得ることができ、それによつて
空乏層の伸びを制御して高耐圧半導体装置を得る
ことができる。しかしながら、メサ部３の深さが
pn接合深さの約２倍を必要とするため、第１図
の例のようなダイオード、整流素子の場合は大き
な問題にはならないが、第２図のようなn+形カ
ソードエミツタ領域１１、ｐ形カソードベース領
域１２、ｎ形アノードベース領域１３、ｐ形アノ
ードエミツタ領域１４、ｐ形カソードベース領域
１２を囲繞する第１のメサ部１５、ｐ形アノード
エミツタ領域１４を囲繞する第２のメサ部１６、
第１のメサ部１５に接するように設けられた第１
のガードリング領域１７、および第２のメサ部１
６に接するように設けられた第２のガードリング
領域１８から成るサイリスタではｐ形カソードベ
ース領域１２（ｐ形アノードエミツタ領域１４）
と第１のガードリング領域１７（第２のガードリ
ング領域１８）とは一般に同時に形成され、この
ため前記ガードリング領域１７，１８が深くな
り、これに応じて前記メサ部１５．１６も深く形
成しなければならなかつた。ところで一般に前記
ｎ形アノードベース領域１３ぁ順方向電流特性等
の観点より薄く形成されこのため前述のようにメ
サ部１５，１６を深くするとウエハ割れが生じや
すいという問題があつた。さらに前記メサ部１
５，１６を深く形成するためこのエツチング時に
マスク洩れによるエツチング穴が発生するという
問題もあつた。
本発明は、上記従来のダイオードまたはサイリ
スタの問題を除去するためになされたものであ
り、第１導電型の半導体基板にこの第１の主面か
らメサ部に達するように第２導電型の第１領域よ
りも浅く形成された第２導電型の第２領域を設
け、工程中での割れ不良が少なく、高耐圧特性を
有する半導体装置を提供するものである。
第３図ａ〜ｃは本発明の一実施例のダイオード
を製造するための製造方法を示す工程別断面図で
ある。
以下、本発明の一実施例について第３図により
詳細に説明する。
まず第３図ａに示すようにｎ形シリコン基板１
にボロンを選択的に浅く拡散して第１のｐ形拡散
層２Ａおよびこの第１のｎ形拡散層２Ａと所定距
離を隔ててこれを囲繞する第２のｐ形拡散層２４
Ａを形成し、しかる後、第２のｐ形拡散層２４Ａ
の表面を軽くエツチングし、ボロンの高濃度表面
層を取除く。
この場合の拡散深さは５〜10μ、エツチング深
さは２〜３μが適当である。つぎに第３図ｂに示
すように、第１のｐ形拡散層２Ａをさらに深く拡
散してこの拡散層の深さを約60μまで到達させ、
第１領域２を形成する。この時第２のｐ形拡散層
２４Ａは30〜40μの深さまで拡散されガードリン
グ領域２４も形成される。ここで第１領域２とガ
ードリング領域２４との間には明らかな拡散深さ
の差が生じる。つぎに第３図ｃに示すようにガー
ドリング領域２４の部分をエツチングしてメサ部
３を形成する。このようにガードリング領域２４
を浅くすればメサ部３の深さを、約70〜80μの深
さにするだけで、所望の高耐圧のダイオードを得
ることができる。
上記実施例ではｎ形シリコン基板１の比抵抗が
約80Ωcm、Wsが約50μ第１領域２の深さ60μの
場合、第１図に示す従来のものでは1600〜1800V
の耐圧を得るためには110〜130μのメサ部３の深
さが必要であるのに対して、本発明の一実施例の
場合は、メサ部３の深さが70〜80μの深さでほぼ
同等の耐圧を得ることができる。
上述のように、メサ部に設けられるガードリン
グ領域２４の深さを第１領域２より浅くすること
によりメサ部の深さを浅くしても高耐圧を得るこ
とが可能になり、メサ部３を深くすることによる
ウエハ割れ等の問題点を少なくすることができ
る。
本発明は上記一実施例に示されたような製造方
法で作られたものに限定されるものではなく、例
えば、第２のｐ形拡散層２４Ａにｎ形不純物をイ
オン注入法で注入して、この層の不純物濃度を低
減することにより、ガードリング領域２４の拡散
深さを第１領域２よりも浅くすることができる。
また別の方法として、まず、浅く、第1p形拡散
層２Ａおよび第２のｐ形拡散層２４Ａを拡散し、
つぎに、第１のｐ形拡散層２Ａのみにこの層の露
出表面により少し小さい開口部を有するマスクに
より、さらにｐ形の不純物を拡散して、ガードリ
ング領域２４の拡散深さを第１領域２よりも浅く
することができる。なお上記マスクの開口部を前
記第１のｐ形拡散２Ａの表面よりも少し小さくす
るのは、上記マスクの位置ずれが少々あつても前
記Wsが変らないようにするためである。
第４図は上記と同様の製造方法により作られた
本発明の他の実施例のサイリスタを放熱板に取付
けた状態を示す断面図である。
図に於て第２図の同一符号はこれと相当する部
分であり、第２図のサイリスタと異なる部分のみ
を説明する。すなわち２７は第１のメサ部１５に
設けられた第１のガードリング領域、２８は第２
のメサ部１６に設けられた第２のガードリング領
域、２９は第１のメサ部１５からｐ形カソードベ
ース領域１２とｎ形カソードエミツタ領域１１と
が成すPN接合の露出面に至る表面に形成された
第１のパツシベーシヨン絶縁膜、３０は第２のメ
サ部１６からｐ形アノードエミツタ領域１４とｎ
形アノードベース領域１３とが成すPN接合の露
出面に至る表面に形成された第２のパツシベーシ
ヨン絶縁膜、３１はｎ形カソードエミツタ領域１
１の表面に設けられた第１のメタライズ電極、３
２はｐ形カソードベース領域１２の表面に設けら
れた第２のメタライズ電極、３３はｐ形アノード
エミツタ領域１４の表面に設けられた第３のメタ
ライズ電極、３４はこのサイリスタが取付られる
放熱板であり、この一部に前記サイリスタが載置
される台部３４ａを有する。３５は前記サイリス
タを放熱板３４に載置するために台部３４ａとｐ
形アノードエミツタ領域１４とを結合するろう材
である。
前記サイリスタを放熱板３４に取付ける場合は
第４図に示すように、ｐ形アノードエミツタ領域
１４とｎ形アノードベース領域１３とが成すPN
接合露出面を第２のパツシベーシヨン絶縁膜３０
で被覆したり、また放熱板３４に台部３４ａを設
ける等前記サイリスタのｎ形アノードベース領域
１３と放熱板３４との間の放電を防止する工夫が
必要である。
上記説明のように本発明は第１導電型の半導体
基板にこの第１の主面からメサ部に達するように
第２導電型の第１領域よりも浅く第２導電型の第
２領域を設けたので高耐圧半導体装置の工程中の
不良率を低減することができるという優れた効果
を有する。
【図面の簡単な説明】
第１図は従来のダイオードを示す断面図、第２
図は従来のサイリスタを示す断面図、第３図は本
発明の一実施例のダイオードの製造方法を示す工
程別断面図、第４図は本発明の他の実施例のサイ
リスタを放熱板に取付た状態を示す断面図であ
る。 図中、同一符号は同一または相当部分を示す。
１はシリコン基板、２は第１領域、３はメサ部、
２４はガードリング領域である。

Claims (1)

    【特許請求の範囲】
  1. １ 第１導電型の半導体基板と、この半導体基板
    の第１の主面に設けられた第２導電型の第１領域
    と、前記半導体基板に前記第１領域から離隔し、
    これを囲繞すると共に前記第１の主面からこの主
    面と反対側に位置する第２の主面の方向に拡がる
    ように設けられたメサ部と、前記半導体基板に前
    記第１領域から離隔しこれを囲繞すると共に前記
    第１の主面から前記メサ部に達するように前記第
    １領域よりも浅く形成された第２導電型の第２領
    域とを備えた半導体装置。
JP3064980A 1980-03-10 1980-03-10 Semiconductor device Granted JPS56126968A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3064980A JPS56126968A (en) 1980-03-10 1980-03-10 Semiconductor device
US06/228,637 US4450469A (en) 1980-03-10 1981-01-26 Mesa type semiconductor device with guard ring
CA000371372A CA1148270A (en) 1980-03-10 1981-02-20 Mesa type semiconductor device with guard ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3064980A JPS56126968A (en) 1980-03-10 1980-03-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS56126968A JPS56126968A (en) 1981-10-05
JPS6146066B2 true JPS6146066B2 (ja) 1986-10-11

Family

ID=12309646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3064980A Granted JPS56126968A (en) 1980-03-10 1980-03-10 Semiconductor device

Country Status (3)

Country Link
US (1) US4450469A (ja)
JP (1) JPS56126968A (ja)
CA (1) CA1148270A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2568724A1 (fr) * 1984-08-03 1986-02-07 Centre Nat Rech Scient Composant semi-conducteur de puissance a tension de claquage elevee
JPH0644623B2 (ja) * 1984-08-22 1994-06-08 三菱電機株式会社 半導体装置の製造方法
EP0262356B1 (de) * 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
DE3867371D1 (en) * 1987-08-11 1992-02-13 Bbc Brown Boveri & Cie Gate-turn-off-thyristor.
WO2000025362A1 (de) * 1998-10-23 2000-05-04 Infineon Technologies Ag Leistungshalbleiter und herstellungsverfahren
JP4087543B2 (ja) * 2000-02-23 2008-05-21 三菱電機株式会社 半導体装置
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
JP2004288680A (ja) * 2003-03-19 2004-10-14 Mitsubishi Electric Corp 圧接型半導体装置
JP2006099936A (ja) * 2004-08-30 2006-04-13 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材
JP4936670B2 (ja) * 2005-01-11 2012-05-23 三菱電機株式会社 電力用半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414677A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341380A (en) * 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
JPS54101279A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Semiconductor device
CH633907A5 (de) * 1978-10-10 1982-12-31 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement mit zonen-guard-ringen.
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414677A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS56126968A (en) 1981-10-05
US4450469A (en) 1984-05-22
CA1148270A (en) 1983-06-14

Similar Documents

Publication Publication Date Title
JP2995723B2 (ja) ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法
US6426541B2 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6404033B1 (en) Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
EP0345435B2 (en) Semiconductor device with a high breakdown voltage and method for its manufacture
JP7268330B2 (ja) 半導体装置および製造方法
JP2724146B2 (ja) 縦形ｍｏｓｆｅｔ
US6476458B2 (en) Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element
US6906355B2 (en) Semiconductor device
JPS6146066B2 (ja)
US3994011A (en) High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings
JP2700487B2 (ja) バイポーラ集積回路及びその製造方法
JP3432708B2 (ja) 半導体装置と半導体モジュール
JP2014150226A (ja) 半導体装置および半導体装置の製造方法
JP3718223B2 (ja) 縦の溝を有する高電圧用の半導体デバイス
JP2004303927A (ja) 半導体素子
JPH0770742B2 (ja) 半導体装置
JP3297087B2 (ja) 高耐圧半導体装置
JP3180672B2 (ja) 半導体装置
IE55503B1 (en) Overvoltage self-protected thyristor and a process for making such a thyristor
JPH0476218B2 (ja)
JPH10135489A (ja) ダイオード
US20230402533A1 (en) Semiconductor device
KR100283808B1 (ko) 양면으로 차단되는 파워 반도체의 제조 방법
JPH0516196B2 (ja)
JP2002528913A (ja) 電力用半導体及び製造方法