JPS6145863B2 - - Google Patents
Info
- Publication number
- JPS6145863B2 JPS6145863B2 JP53161309A JP16130978A JPS6145863B2 JP S6145863 B2 JPS6145863 B2 JP S6145863B2 JP 53161309 A JP53161309 A JP 53161309A JP 16130978 A JP16130978 A JP 16130978A JP S6145863 B2 JPS6145863 B2 JP S6145863B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- collector
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半動体装置に係る。典型的にエミツタ
結合論理（ECL）回路と共に用いられるトラン
ジスタ等の高周波数バイポーラトランジスタは条
件付きで安定しようとする傾向がある。測定する
と、この条件付き安定が入力インピーダンスの負
の実数部として現われ好ましくない発振を生じる
ことがある。この間題の一つの解決法は負性抵抗
を相殺するためにベースに直列に抵抗器を加え、
このことによつて安定を増すことである。別の解
決法は、応答時間に悪影響を及ぼすコレクタ抵抗
を増すか、又は同様に応答時間に悪影響を及ぼす
コレクターベース容量を著しく増すかすることで
ある。更に別の解決法は抵抗及びトランジスタ
（コンデンサとして働く）の直列結合を動作を安
定化すべきトランジスタのベースとコレクタの間
に加えることである。この解決法はこの方法を実
行するためにはシリコン領域を加えることが必要
であるので非常に高価になる。
結合論理（ECL）回路と共に用いられるトラン
ジスタ等の高周波数バイポーラトランジスタは条
件付きで安定しようとする傾向がある。測定する
と、この条件付き安定が入力インピーダンスの負
の実数部として現われ好ましくない発振を生じる
ことがある。この間題の一つの解決法は負性抵抗
を相殺するためにベースに直列に抵抗器を加え、
このことによつて安定を増すことである。別の解
決法は、応答時間に悪影響を及ぼすコレクタ抵抗
を増すか、又は同様に応答時間に悪影響を及ぼす
コレクターベース容量を著しく増すかすることで
ある。更に別の解決法は抵抗及びトランジスタ
（コンデンサとして働く）の直列結合を動作を安
定化すべきトランジスタのベースとコレクタの間
に加えることである。この解決法はこの方法を実
行するためにはシリコン領域を加えることが必要
であるので非常に高価になる。
本発明の装置では、コレクタ領域と同じ導電形
であるがそれより高いキヤリヤ濃度を有する追加
の領域がコレクタ領域に電気的に接続され、前記
追加の領域はベースの不活性的な部分と接合を形
成する。コンパクトな構成によつてコレクタ領域
とベース領域との間に抵抗及びコンデンサの経路
が形成される。従つてコレクタをベースとの間に
接続された抵抗及びコンデンサの応答時間の利点
が多くの余分な空間を要するという不利益を伴わ
ずに得られる。
であるがそれより高いキヤリヤ濃度を有する追加
の領域がコレクタ領域に電気的に接続され、前記
追加の領域はベースの不活性的な部分と接合を形
成する。コンパクトな構成によつてコレクタ領域
とベース領域との間に抵抗及びコンデンサの経路
が形成される。従つてコレクタをベースとの間に
接続された抵抗及びコンデンサの応答時間の利点
が多くの余分な空間を要するという不利益を伴わ
ずに得られる。
本発明の実施例を添附図面に関して以下に説明
する。
する。
第１図にはバイポーラトランジスタ１０から成
る半導体構体の断面図が図示されている。トラン
ジスタ１０はｎ―ｐ―ｎトランジスタとして図示
されているが、ｐ―ｎ―ｐトランジスタであつて
もよい。トランジスタ１０はｐ形基板１２と、ま
たn+形埋込層１４と、これに接触したn+形の深
い領域１８とを有するものとして図示されてい
る。埋め込み層１４と深い領域１８はｎ形コレク
タ領域２０に対し電気的接触を与える。前記ｎ形
コレクタ領域２０は典型的にはエピタキシヤル層
の部分である。領域１８内のn++形コレクタ接触
領域３２は領域１８への低インピーダンスオーム
接触を許容する。n++形エミツタ領域２８は領域
２４と２６との間に位置するように図示されてい
る。他方のn++形領域３０はベース領域２２内に
あり、領域２６の右側に図示されている。領域３
４はトランジスタ１０の周囲全体にあるp+形絶
縁領域である。金属電極３６，３８及び４０はそ
れぞれ領域２４，２８及び２６に接触するように
図示されている。金属コンタクト４２は領域３０
及び３２に低インピーダンスのオーム接触をし、
前記金属コンタクト４２はトランジスタ１０のコ
レクタ電極として働く。金属コンタクト４２は、
相対的に低い不純物濃度のｐ形ベース２２に又は
相対的に低い不純物濃度のｎ形コレクタ２０には
オーム接触をしない。酸化物層（図示せず）が金
属コンタクト４２とベース２２及びコンタクト４
２が横切るコレクタ２０との間に用いられ得る。
この酸化物層を用いることによつて良好な電気的
絶縁が得られる。金属コンタクト３６及び４０は
相互に電気的に接続され、トランジスタ１０のベ
ース電極として働く。あるいはまた領域２４及び
２６が領域２８を横方向に取り囲む環状領域の部
分であつてもよい。金属コンタクト３８はトラン
ジスタ１０のエミツタコンタクトとして働く。
る半導体構体の断面図が図示されている。トラン
ジスタ１０はｎ―ｐ―ｎトランジスタとして図示
されているが、ｐ―ｎ―ｐトランジスタであつて
もよい。トランジスタ１０はｐ形基板１２と、ま
たn+形埋込層１４と、これに接触したn+形の深
い領域１８とを有するものとして図示されてい
る。埋め込み層１４と深い領域１８はｎ形コレク
タ領域２０に対し電気的接触を与える。前記ｎ形
コレクタ領域２０は典型的にはエピタキシヤル層
の部分である。領域１８内のn++形コレクタ接触
領域３２は領域１８への低インピーダンスオーム
接触を許容する。n++形エミツタ領域２８は領域
２４と２６との間に位置するように図示されてい
る。他方のn++形領域３０はベース領域２２内に
あり、領域２６の右側に図示されている。領域３
４はトランジスタ１０の周囲全体にあるp+形絶
縁領域である。金属電極３６，３８及び４０はそ
れぞれ領域２４，２８及び２６に接触するように
図示されている。金属コンタクト４２は領域３０
及び３２に低インピーダンスのオーム接触をし、
前記金属コンタクト４２はトランジスタ１０のコ
レクタ電極として働く。金属コンタクト４２は、
相対的に低い不純物濃度のｐ形ベース２２に又は
相対的に低い不純物濃度のｎ形コレクタ２０には
オーム接触をしない。酸化物層（図示せず）が金
属コンタクト４２とベース２２及びコンタクト４
２が横切るコレクタ２０との間に用いられ得る。
この酸化物層を用いることによつて良好な電気的
絶縁が得られる。金属コンタクト３６及び４０は
相互に電気的に接続され、トランジスタ１０のベ
ース電極として働く。あるいはまた領域２４及び
２６が領域２８を横方向に取り囲む環状領域の部
分であつてもよい。金属コンタクト３８はトラン
ジスタ１０のエミツタコンタクトとして働く。
トランジスタ１０が導通中の実質的に全ての電
流はエミツタ２８とコレクタ２０との間に生じ
る。ベース領域２２の部分２２Ａ（その領域はエ
ミツタ２８の付近でその周囲にある）は、実質的
にトランジスタ全体のエミツターコレクタ導電が
生じる領域であり、前記部分２２Ａは“活性なベ
ース（active base）”として示される。ベース領
域２２の部分２２Ｂ（領域２６及び３０の間で領
域３０付近でその周囲にある領域）は“不活性な
ベース（nonactive base）”として示される。領
域３０から２２Ｂを経てコレクタ２０に至る導電
は実質的にない。
流はエミツタ２８とコレクタ２０との間に生じ
る。ベース領域２２の部分２２Ａ（その領域はエ
ミツタ２８の付近でその周囲にある）は、実質的
にトランジスタ全体のエミツターコレクタ導電が
生じる領域であり、前記部分２２Ａは“活性なベ
ース（active base）”として示される。ベース領
域２２の部分２２Ｂ（領域２６及び３０の間で領
域３０付近でその周囲にある領域）は“不活性な
ベース（nonactive base）”として示される。領
域３０から２２Ｂを経てコレクタ２０に至る導電
は実質的にない。
点線の抵抗R1はベース電極３６又は４０と受
動コレクタ領域との間の抵抗を示す。点線のコン
デンサC1は領域２２Ｂと３０との間のｐ―ｎ接
合に関係する容量を示す。図示のようにR1とC1
とはベース電極４０とコレクタ電極４２との間に
実質的に直列に接続されている。従つてR1とC1
との直列結合から成る交流インピーダンス路はト
ランジスタ１０のベースコンタクト４０とコレク
タコンタクト４２との間にある。この電気的通路
はトランジスタ１０の等価は直列入力抵抗（図示
せず）にR1の正のオーム抵抗値（posltive ohmic
value）を加える。
動コレクタ領域との間の抵抗を示す。点線のコン
デンサC1は領域２２Ｂと３０との間のｐ―ｎ接
合に関係する容量を示す。図示のようにR1とC1
とはベース電極４０とコレクタ電極４２との間に
実質的に直列に接続されている。従つてR1とC1
との直列結合から成る交流インピーダンス路はト
ランジスタ１０のベースコンタクト４０とコレク
タコンタクト４２との間にある。この電気的通路
はトランジスタ１０の等価は直列入力抵抗（図示
せず）にR1の正のオーム抵抗値（posltive ohmic
value）を加える。
バイポーラトランジスタのベースに印加された
高周波数信号が入力低抗を負にし得ることは周知
である。この現象の結果望ましくない発振が生じ
るかも知れない。第１図のトランジスタ構体１０
は通常のトランジスタ入力抵抗に正の抵抗を加
え、それによつて高周波数で生じる負の入力抵抗
を効果的に相殺する。従つてこのトランジスタは
発振を抑制しようとする。
高周波数信号が入力低抗を負にし得ることは周知
である。この現象の結果望ましくない発振が生じ
るかも知れない。第１図のトランジスタ構体１０
は通常のトランジスタ入力抵抗に正の抵抗を加
え、それによつて高周波数で生じる負の入力抵抗
を効果的に相殺する。従つてこのトランジスタは
発振を抑制しようとする。
R1のオーム低抗値は次のようにして制御する
ことができる。
ことができる。
(1) 領域２６と３０との間の距離を変化させる。
(2) ベース２２全体の抵抗率を変化させる。
(3) 領域２２ａと無関係にベース領域２２Ｂの抵
抗率を変化させる。
抗率を変化させる。
(4) 領域２２Ｂの形状寸法を変化させる。C1の
容量の値は領域３０の形状寸法及び／又は不純
物濃度を変化させることによつて最も良く制御
され得る。R1及びC1の値は、実質的に全ての
周波数に対するトランジスタ１０の実質的にど
のような負の入力抵抗をも補償するように選択
される。この補償はトランジスタ１０の安定し
た動作を容易にする。
容量の値は領域３０の形状寸法及び／又は不純
物濃度を変化させることによつて最も良く制御
され得る。R1及びC1の値は、実質的に全ての
周波数に対するトランジスタ１０の実質的にど
のような負の入力抵抗をも補償するように選択
される。この補償はトランジスタ１０の安定し
た動作を容易にする。
第１図の構体は15Ωcmの固有抵抗を有するｐ形
シリコン材料の基板の（100）面上に形成されて
いる。領域２４，２６及び２２並びに領域２８，
３０及び３２の物質のシート抵抗率（sheet
resistivity）はそれぞれ約100，100，520，10，
10及び10オーム／口である。領域２６と領域３０
との間の間隔は10μである。領域３０は巾11μ長
さ29μであり、前記領域３０は約0.54μの拡散の
深さを有する。R1の値は約600ΩでC1の値は約
0.4pFである。
シリコン材料の基板の（100）面上に形成されて
いる。領域２４，２６及び２２並びに領域２８，
３０及び３２の物質のシート抵抗率（sheet
resistivity）はそれぞれ約100，100，520，10，
10及び10オーム／口である。領域２６と領域３０
との間の間隔は10μである。領域３０は巾11μ長
さ29μであり、前記領域３０は約0.54μの拡散の
深さを有する。R1の値は約600ΩでC1の値は約
0.4pFである。
製造されたトランジスタの入力抵抗対周波数を
測定してみると、入力抵抗が正の値に滞り継続的
発振は観測されなかつたことが分つた。製造され
たトランジスタはエミツタフオロワ接続に用いら
れ、前記トランジスタはエミツタ結合論理回路に
接続された。製造されたトランジスタは、そのト
ランジスタと同じ設計様式を用いて製造されベー
スにn++領域を加えていないトランジスタよりも
わずか20パーセント大きいだけである。
測定してみると、入力抵抗が正の値に滞り継続的
発振は観測されなかつたことが分つた。製造され
たトランジスタはエミツタフオロワ接続に用いら
れ、前記トランジスタはエミツタ結合論理回路に
接続された。製造されたトランジスタは、そのト
ランジスタと同じ設計様式を用いて製造されベー
スにn++領域を加えていないトランジスタよりも
わずか20パーセント大きいだけである。
ベースに接触する不純物を少量ドープしたコレ
クタ領域に接触する不純物を多量にドープした埋
込層を用いる標準的なバイポーラトランジスタで
は、コレクターベース接合の容量は、ベース電極
とコレクタ電極との間に低インピーダンスの交流
路を提供するためには一般的に不充分である。
クタ領域に接触する不純物を多量にドープした埋
込層を用いる標準的なバイポーラトランジスタで
は、コレクターベース接合の容量は、ベース電極
とコレクタ電極との間に低インピーダンスの交流
路を提供するためには一般的に不充分である。
更にコレクタベース接合によつて形成されたコ
ンデンサに直列になつているベースの抵抗は、ト
ランジスタの動作中に生じ得る負の入力抵抗を相
殺するには不十分な大きさである。従つて多くの
標準的バイポーラトランジスタは唯条件付きで安
定しようとする。
ンデンサに直列になつているベースの抵抗は、ト
ランジスタの動作中に生じ得る負の入力抵抗を相
殺するには不十分な大きさである。従つて多くの
標準的バイポーラトランジスタは唯条件付きで安
定しようとする。
次に第２図にはバイポーラトランジスタ１００
から成る別の半導体構体の断面図が図示されてい
る。トランジスタ１００は第１図のトランジスタ
１０と類似し、対応する領域は各数字表記の未桁
に余分の０が加えられていることの他は同じであ
る数字表記が付されている。領域３０が除去さ
れ、領域１８０（第１図の領域１８に対応する）
が左方向へ第１図の領域３０の位置に相当する位
置まで移される点でトランジスタ１００はトラン
ジスタ１０とは異なる。更に、ベース領域２２０
Ｂは領域１８０で終端するように短縮されてい
る。トランジスタ１００は第１図のトランジスタ
１０よりも典型的には３０パーセント小さく、ト
ランジスタ１００は同様の設計様式を用いて製造
された標準的トランジスタよりも10パーセント小
さい。R10とC10との直列接続は第１図のR1とC1
との直列接続同じ働きをする。
から成る別の半導体構体の断面図が図示されてい
る。トランジスタ１００は第１図のトランジスタ
１０と類似し、対応する領域は各数字表記の未桁
に余分の０が加えられていることの他は同じであ
る数字表記が付されている。領域３０が除去さ
れ、領域１８０（第１図の領域１８に対応する）
が左方向へ第１図の領域３０の位置に相当する位
置まで移される点でトランジスタ１００はトラン
ジスタ１０とは異なる。更に、ベース領域２２０
Ｂは領域１８０で終端するように短縮されてい
る。トランジスタ１００は第１図のトランジスタ
１０よりも典型的には３０パーセント小さく、ト
ランジスタ１００は同様の設計様式を用いて製造
された標準的トランジスタよりも10パーセント小
さい。R10とC10との直列接続は第１図のR1とC1
との直列接続同じ働きをする。
ここに記載された実施例は本発明の原理の単な
る例示にすぎない。本発明の範囲内で多くの変更
ができる。例えば領域３０の左端で終端されるか
又は前記領域２２Ｂが領域３０を部分的に取り囲
むように延長されるかすることが可能である。更
にまた領域３０を領域２８及び３２と違う不純物
濃度にすることも可能である。更にまた領域３０
を領域１８及び／又は３２に部分的又は全体的に
合併してもよい。本願のトランジスタは集積回路
装置の一部であつてもよい。
る例示にすぎない。本発明の範囲内で多くの変更
ができる。例えば領域３０の左端で終端されるか
又は前記領域２２Ｂが領域３０を部分的に取り囲
むように延長されるかすることが可能である。更
にまた領域３０を領域２８及び３２と違う不純物
濃度にすることも可能である。更にまた領域３０
を領域１８及び／又は３２に部分的又は全体的に
合併してもよい。本願のトランジスタは集積回路
装置の一部であつてもよい。
第１図は本本発明によるトランジスタ構成を示
し、第２図は本発明による別のトランジスタ構体
を示す。 主要部分の符号の説明、コレクタ領域……２
０，２００、ベース領域……２２，２２０、エミ
ツタ領域……２８，２８０、追加の領域……３
０，１８０、不活性部分……２２Ｂ，２２０Ｂ、
導電性物質の部分……４２、コレクタ領域への導
電性接続を形成する部分……３２０、導電性接続
を形成する部分……１４０，１８０，３２０、回
路が不安定になるのをさける手段……第図の３
０，４２又は第２図の１８０。
し、第２図は本発明による別のトランジスタ構体
を示す。 主要部分の符号の説明、コレクタ領域……２
０，２００、ベース領域……２２，２２０、エミ
ツタ領域……２８，２８０、追加の領域……３
０，１８０、不活性部分……２２Ｂ，２２０Ｂ、
導電性物質の部分……４２、コレクタ領域への導
電性接続を形成する部分……３２０、導電性接続
を形成する部分……１４０，１８０，３２０、回
路が不安定になるのをさける手段……第図の３
０，４２又は第２図の１８０。
Claims (1)
- 【特許請求の範囲】 １ トランジスタであつて、 第１の導電形のコレクタ領域と； 第１の導電形と反対の第２の導電形で該コレク
タ領域内に存在し接合を形成するベース領域と； 該ベース領域に低抵抗電気コンタクトを提供す
るベースコンタクト手段と； 第１の導電形で該ベース領域内に存在し、ベー
スと接合を形成するエミツタ領域と； 該トランジスタがエミツタ結合型論理回路にお
いて入力トラジスタとして動作されているとき、
回路が不安定になるのをさけるための手段と；を
含み 該回路が該コレクタ領域よりも高いキヤリア濃
度を有する第１の導電形の追加の領域を含み、該
追加の領域がコレクタ領域に電気的に接続され且
つベース領域の一部である不活性部分と接合を形
成し動作中は該コレクタ領域とベースコンタクト
手段との間に等価な直列に接続された抵抗及びキ
ヤパシタンスを形成するようにエミツタからコレ
クタへの電流が該接合を通つて実質的に流れず、
各領域が抵抗及びキヤパシタが回路を安定化する
のに適した値になるように配置されているトラン
ジスタ。 ２ 特許請求の範囲第１項に記載のトランジスタ
において、 前記追加の領域がベースの不活性部分内にある
ことを特徴とするトランジスタ。 ３ 特許請求の範囲第２項に記載のトランジスタ
において、 前記追加の領域が導電性物質の部分によつてコ
レクタ領域に接続され、該導電性物質の部分は該
ベース領域の一部分とはオーム接触をせずにベー
ス領域の一部分の上にあることを特徴とするトラ
ンジスタ。 ４ 特許請求の範囲第１項に記載のトランジスタ
において、 前記追加の領域は、コレクタ領域への導電性接
続を形成する領域の部分であることを特徴とする
トランジスタ。 ５ 特許請求の範囲第４項に記載のトランジスタ
において、 前記接続を形成する領域コレクタ領域をコレク
タコンタクトに接続することを特徴とするトラン
ジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/865,236 US4236164A (en) | 1977-12-28 | 1977-12-28 | Bipolar transistor stabilization structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5497378A JPS5497378A (en) | 1979-08-01 |
| JPS6145863B2 true JPS6145863B2 (ja) | 1986-10-09 |
Family
ID=25345018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16130978A Granted JPS5497378A (en) | 1977-12-28 | 1978-12-28 | Semiconductor |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4236164A (ja) |
| JP (1) | JPS5497378A (ja) |
| BE (1) | BE873009A (ja) |
| CA (1) | CA1118533A (ja) |
| DE (1) | DE2855840A1 (ja) |
| FR (1) | FR2413790A1 (ja) |
| GB (1) | GB2011708B (ja) |
| IT (1) | IT1108268B (ja) |
| NL (1) | NL7812522A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162365A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Semiconductor device |
| JPS59181679A (ja) * | 1983-03-31 | 1984-10-16 | Nippon Denso Co Ltd | 半導体装置 |
| JPH0719838B2 (ja) * | 1985-07-19 | 1995-03-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631311A (en) * | 1968-03-26 | 1971-12-28 | Telefunken Patent | Semiconductor circuit arrangement with integrated base leakage resistance |
| US3766449A (en) * | 1972-03-27 | 1973-10-16 | Ferranti Ltd | Transistors |
| JPS509515A (ja) * | 1973-05-30 | 1975-01-31 | ||
| JPS5116310B2 (ja) * | 1973-12-12 | 1976-05-22 | ||
| DE2410092A1 (de) * | 1974-03-02 | 1975-09-04 | Licentia Gmbh | Halbleiteranordnung |
| US4146905A (en) * | 1974-06-18 | 1979-03-27 | U.S. Philips Corporation | Semiconductor device having complementary transistor structures and method of manufacturing same |
| US4047220A (en) * | 1975-12-24 | 1977-09-06 | General Electric Company | Bipolar transistor structure having low saturation resistance |
| US4143455A (en) * | 1976-03-11 | 1979-03-13 | Siemens Aktiengesellschaft | Method of producing a semiconductor component |
-
1977
- 1977-12-28 US US05/865,236 patent/US4236164A/en not_active Expired - Lifetime
-
1978
- 1978-12-04 GB GB7847099A patent/GB2011708B/en not_active Expired
- 1978-12-21 CA CA000318420A patent/CA1118533A/en not_active Expired
- 1978-12-22 BE BE192506A patent/BE873009A/xx not_active IP Right Cessation
- 1978-12-22 NL NL7812522A patent/NL7812522A/xx not_active Application Discontinuation
- 1978-12-22 DE DE19782855840 patent/DE2855840A1/de not_active Withdrawn
- 1978-12-22 FR FR7836215A patent/FR2413790A1/fr active Granted
- 1978-12-27 IT IT69957/78A patent/IT1108268B/it active
- 1978-12-28 JP JP16130978A patent/JPS5497378A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2413790A1 (fr) | 1979-07-27 |
| IT7869957A0 (it) | 1978-12-27 |
| IT1108268B (it) | 1985-12-02 |
| US4236164A (en) | 1980-11-25 |
| CA1118533A (en) | 1982-02-16 |
| GB2011708B (en) | 1982-02-24 |
| DE2855840A1 (de) | 1979-08-16 |
| FR2413790B1 (ja) | 1984-06-29 |
| NL7812522A (nl) | 1979-07-02 |
| GB2011708A (en) | 1979-07-11 |
| BE873009A (fr) | 1979-04-17 |
| JPS5497378A (en) | 1979-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3204160A (en) | Surface-potential controlled semiconductor device | |
| JPH0230588B2 (ja) | ||
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| US4511912A (en) | Semiconductor element | |
| US4800416A (en) | Bipolar power transistor having bypassable incorporated-base ballast resistance | |
| JPH025532A (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS6145863B2 (ja) | ||
| US3821780A (en) | Double mesa transistor with integral bleeder resistors | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPS6133261B2 (ja) | ||
| US3736478A (en) | Radio frequency transistor employing high and low-conductivity base grids | |
| JPH0513377B2 (ja) | ||
| US3777230A (en) | Semiconductor device with isolated circuit elements | |
| JP3734568B2 (ja) | ｐｎｐ形バイポーラトランジスタ | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPH07183309A (ja) | 半導体デバイス | |
| JPS6211787B2 (ja) | ||
| JP3149513B2 (ja) | 半導体装置 | |
| JPS6237540B2 (ja) | ||
| JPH07283394A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS5944788B2 (ja) | ゲ−ト変調形バイポ−ラ・トランジスタ |