JPS6145621Y2 - - Google Patents

Info

Publication number
JPS6145621Y2
JPS6145621Y2 JP16723381U JP16723381U JPS6145621Y2 JP S6145621 Y2 JPS6145621 Y2 JP S6145621Y2 JP 16723381 U JP16723381 U JP 16723381U JP 16723381 U JP16723381 U JP 16723381U JP S6145621 Y2 JPS6145621 Y2 JP S6145621Y2
Authority
JP
Japan
Prior art keywords
transistor
muting
control transistor
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16723381U
Other languages
Japanese (ja)
Other versions
JPS5871215U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16723381U priority Critical patent/JPS5871215U/en
Publication of JPS5871215U publication Critical patent/JPS5871215U/en
Application granted granted Critical
Publication of JPS6145621Y2 publication Critical patent/JPS6145621Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はテープレコーダーに関し、特に電源投
入時及び遮断時に発生する雑音を抑えるミユーテ
イング回路に係る。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses noise generated when power is turned on and off.

テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源の投入及び遮断に伴なつて発生する雑音が特に
大きく甚だしい場合にはスピーカーを破損せしめ
ることもある。
A high-grade tape recorder called a tape deck is used by being connected to an amplifier with high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted from the speaker at a high level, causing no harm to the user. It will give you a sense of pleasure. Some of the noise output from a tape recorder is generated when switching operations, but if the noise generated when the power is turned on and off is especially large and severe, it may damage the speaker.

本考案は、電源投入時及び遮断時に発生する雑
音を抑えることが出来るミユーテイング回路を提
供しようとするものであり、以下図面を参照して
詳細に説明する。図示した回路は、本考案の一実
施例であり、同図において、1は再生用磁気ヘツ
ド、2は該磁気ヘツド1によつて再生された信号
を増幅する前置増幅回路、3は該前置増幅回路2
の出力信号のレベルを調整する可変抵抗器、4は
該可変抵抗器3によつてレベル調整された信号が
入力される主増幅回路、5は該主増幅回路4によ
つて増幅された信号が印加されると共に大出力を
有する増幅器の入力端子に接続される出力端子で
ある。6はコレクタが信号伝送路7に接続されて
いると共にエミツタが接地されているミユーテイ
ング用トランジスターであり、オン状態にあると
き前記信号伝送路7を流れる信号を側路する作用
を有している。8は商用交流電源に接続される電
源端子、9は電源投入時閉成される電源スイツ
チ、10は該電源スイツチ9の閉成により入力さ
れる交流電源を整流すると共に定電圧化された電
源を電源線路11に出力する定電圧電源回路であ
る。12は第1コンデンサー13及び抵抗14よ
り成る微分回路、15は前記定電圧電源回路10
の出力である直流電流が逆流防止用ダイオード1
6を通して供給されて充電される第2コンデンサ
ー、17は該コンデンサー15の給電端子にエミ
ツタが接続されていると共にコレクタがツエナー
ダイオード18及び抵抗19を介して前記ミユー
テイング用トランジスター6のベースに接続され
ている第1制御トランジスターである。20はコ
レクタが前記第1制御トランジスター17のベー
スに接続されていると共にエミツタが接地されて
いる第2制御トランジスターでありそのベースは
抵抗21を介して前記微分回路12に接続されて
いる。22は電源線路11と接地間に接続されて
いるブリツジ回路であり、前記逆流防止用ダイオ
ード16、抵抗23,24,25及び26によつ
て構成されている。27は前記抵抗23及び24
の接続点である平衡端子Aにエミツタが接続され
ていると共に抵抗25及び26の接続点である平
衡端子Bにベースが接続されている第3制御トラ
ンジスターでありそのコレクタは前記第1制御ト
ランジスター17のベースに接続されている。2
8はミユーテイング操作時高レベルのミユーテイ
ング信号を出力するミユーテイング信号発生回路
であり、その出力信号がツエナーダイオード18
及び抵抗19を介して前記ミユーテイング用トラ
ンジスター6のベースに印加されるように接続さ
れている。斯様に構成された回路において、ブリ
ツジ回路22を構成する抵抗23,24,25及
び26の抵抗値は電源が供給されている定常状態
では第3制御トランジスター27を逆バイアスし
オフ状態にせしめる値に設定されている。
The present invention aims to provide a muting circuit that can suppress noise generated when power is turned on and off, and will be described in detail below with reference to the drawings. The illustrated circuit is an embodiment of the present invention, and in the figure, 1 is a magnetic head for reproduction, 2 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1, and 3 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1. position amplifier circuit 2
4 is a main amplifier circuit into which the signal level-adjusted by the variable resistor 3 is input; 5 is a main amplifier circuit into which the signal amplified by the main amplifier circuit 4 is input; It is an output terminal connected to an input terminal of an amplifier having a large output power. A mutating transistor 6 has a collector connected to the signal transmission line 7 and an emitter grounded, and has the function of bypassing the signal flowing through the signal transmission line 7 when in an on state. 8 is a power supply terminal connected to a commercial AC power source; 9 is a power switch that is closed when the power is turned on; and 10, when the power switch 9 is closed, the input AC power is rectified and the voltage is regulated. This is a constant voltage power supply circuit that outputs to the power supply line 11. 12 is a differentiation circuit consisting of a first capacitor 13 and a resistor 14; 15 is the constant voltage power supply circuit 10;
The direct current that is the output of the backflow prevention diode 1
A second capacitor 17 is supplied and charged through a Zener diode 18 and a resistor 19, and has an emitter connected to the power supply terminal of the capacitor 15 and a collector connected to the base of the mutating transistor 6 via a Zener diode 18 and a resistor 19. This is the first control transistor. A second control transistor 20 has a collector connected to the base of the first control transistor 17 and an emitter grounded, and its base is connected to the differentiating circuit 12 via a resistor 21. A bridge circuit 22 is connected between the power supply line 11 and the ground, and is composed of the reverse current prevention diode 16 and resistors 23, 24, 25 and 26. 27 is the resistor 23 and 24
A third control transistor whose emitter is connected to a balanced terminal A, which is the connection point of the resistors 25 and 26, and whose base is connected to the balanced terminal B, which is the connection point of the resistors 25 and 26, and whose collector is connected to the first control transistor 17. connected to the base of. 2
8 is a muting signal generation circuit that outputs a high-level muting signal during a muting operation, and the output signal is sent to the Zener diode 18.
and is connected to the base of the mutating transistor 6 via a resistor 19 so as to be applied thereto. In the circuit configured in this manner, the resistance values of the resistors 23, 24, 25, and 26 constituting the bridge circuit 22 are such that in a steady state where power is supplied, the third control transistor 27 is reverse biased and turned off. is set to .

以上の如く本考案のミユーテイング回路は構成
されており、次に斯かる回路の動作について説明
する。図示した状態は非電源供給状態であり、こ
の状態において電源スイツチ9を閉成すると定電
圧電源回路10より電源線路11に定電圧化され
た電源が出力される。その結果前置増幅回路2及
び主増幅回路4に電源が供給されて動作状態にな
ると共に微分回路12によつて微分された信号が
第2制御トランジスター20のベースに印加さ
れ、また逆流防止用ダイオード16を通して第2
コンデンサー15に充電電流が流れ、該第2コン
デンサー15は充電される前記微分回路12から
の微分信号が第2制御トランジスター20のベー
スに印加されるとその間該第2制御トランジスタ
ー20はオン状態となり第1制御トランジスター
17をオン状態にせしめる。該第1制御トランジ
スター17がオン状態になるとそのコレクタより
ツエナーダイオード18及び抵抗19を通してミ
ユーテイング用トランジスター6のベースにバイ
アス電流が供給されるので、該ミユーテイング用
トランジスター6は所定時間オン状態にある。そ
れ故該ミユーテイング用トランジスター6によつ
て信号伝送路7が接地されるので、雑音等の信号
が出力端子5に出力されることはない。電源スイ
ツチ9の閉成後所定時間経過すると第2制御トラ
ンジスター20がオフ状態に反転するため、第1
制御トランジスター17及びミユーテイング用ト
ランジスター6がオフ状態に反転せしめられると
共に第3制御トランジスター27は逆バイアスさ
れてオフ状態にある。斯かる状態において再生操
作をするとテープレコーダーは再生動作状態にな
り、再生用磁気ヘツド1によつて磁気テープに録
音されている信号が再生される。前記再生用磁気
ヘツド1によつて再生された信号は前置増幅回路
2により増幅された後可変抵抗器3に印加され
る。該可変抵抗器3に印加された再生信号はレベ
ル調整されて主増幅回路4に入力され、該主増幅
回路4によつて増幅された後出力端子5に出力さ
れる。該出力端子5に出力された再生信号は大出
力を有する増幅器によつて増幅された後スピーカ
ーに印加されて放音される。斯かる再生動作態に
あるときミユーテイング操作をするとミユーテイ
ング信号発生回路28より高レベルのミユーテイ
ング信号が出力され、該ミユーテイング信号がツ
エナーダイオード18及び抵抗19を介してミユ
ーテイング用トランジスター6のベースに印加さ
れる。その結果該ミユーテイング用トランジスタ
ー6がオン状態に反転しミユーテイング動作を行
なうので、再生信号や雑音が出力端子5に出力さ
れることはない。
The muting circuit of the present invention is constructed as described above, and the operation of this circuit will now be described. The illustrated state is a non-power supply state, and when the power switch 9 is closed in this state, a constant voltage power supply circuit 10 outputs a constant voltage power to the power supply line 11. As a result, power is supplied to the preamplifier circuit 2 and the main amplifier circuit 4, and the signals are differentiated by the differentiating circuit 12 and applied to the base of the second control transistor 20, and the backflow prevention diode is also applied to the base of the second control transistor 20. 2nd through 16
A charging current flows through the capacitor 15, and the second capacitor 15 is charged. When the differential signal from the differentiating circuit 12 is applied to the base of the second control transistor 20, the second control transistor 20 is in an on state and the second capacitor 15 is charged. 1 control transistor 17 is turned on. When the first control transistor 17 is turned on, a bias current is supplied from its collector to the base of the muting transistor 6 through the Zener diode 18 and the resistor 19, so that the muting transistor 6 remains on for a predetermined period of time. Therefore, since the signal transmission line 7 is grounded by the muting transistor 6, signals such as noise are not outputted to the output terminal 5. When a predetermined period of time elapses after the power switch 9 is closed, the second control transistor 20 is inverted to the OFF state.
The control transistor 17 and the muting transistor 6 are inverted to the off state, and the third control transistor 27 is reverse biased and is in the off state. When a reproduction operation is performed in such a state, the tape recorder enters a reproduction operation state, and the reproduction magnetic head 1 reproduces the signal recorded on the magnetic tape. The signal reproduced by the reproducing magnetic head 1 is amplified by a preamplifier circuit 2 and then applied to a variable resistor 3. The reproduced signal applied to the variable resistor 3 is level-adjusted and input to the main amplifier circuit 4, where it is amplified and output to the output terminal 5. The reproduced signal outputted to the output terminal 5 is amplified by an amplifier having a large output, and then applied to a speaker to emit sound. When a muting operation is performed in such a reproduction mode, a high-level muting signal is output from the muting signal generation circuit 28, and the muting signal is applied to the base of the muting transistor 6 via the Zener diode 18 and the resistor 19. . As a result, the muting transistor 6 is turned on and performs a muting operation, so that no reproduced signal or noise is output to the output terminal 5.

以上の如く電源投入時における雑音防止動作及
び通常のミユーテイング動作は行なわれるが、次
に電源スイツチ9の開放による電源遮断時の動作
について説明する。前記電源スイツチ9を開放す
ると電源線路11の電位が降下するためブリツジ
回路22の平衡端子Aの電位即ち第3制御トラン
ジスター27のエミツタ電位も同様に降下する。
これに対し、ブリツジ回路22の他方の平衡回路
Bの電位即ち第3制御トランジスター27のベー
ス電位は第2コンデンサー15に充電されていた
電荷によつてその降下が遅延せしめられる。それ
故電源遮断により第3制御トランジスター27の
エミツタ電位が降下すると該第3制御トランジス
ター27が逆バイアス状態より順バイアス状態と
なり、該第3制御トランジスター27は直ちにオ
ン状態に反転する。前記第3制御トランジスター
27がオン状態に反転すると該第3制御トランジ
スター27のコレクタにベースが接続されている
第1制御トランジスター17がオン状態に反転
し、そのコレクタより前記ミユーテイング用トラ
ンジスター6のベースにバイアス電流が供給され
る。従つて該ミユーテイング用トランジスター6
がオン状態となり信号送路7を接地する結果電源
遮断に伴なう雑音が出力端子5に出力されること
はない。前記ミユーテイング用トランジスター6
へのバイアス電流は第2コンデンサー15に充電
されていた電荷の放電によつて供給されるので、
該第2コンデンサー15に充電されていた電荷が
放電されると第1制御トランジスター17、第3
制御トランジスター27及びミユーテイング用ト
ランジスター6はオフ状態に反転する。また電源
が遮断されると微分回路12を構成する第1コン
デンサー13に充電されていた電荷はダイオード
29を通して速やかに放電される。
As described above, the noise prevention operation and the normal muting operation are performed when the power is turned on.Next, the operation when the power is cut off by opening the power switch 9 will be explained. When the power switch 9 is opened, the potential of the power line 11 drops, so that the potential of the balanced terminal A of the bridge circuit 22 , that is, the emitter potential of the third control transistor 27, also drops.
On the other hand, the potential of the other balance circuit B of the bridge circuit 22 , that is, the base potential of the third control transistor 27, is delayed in falling by the charge stored in the second capacitor 15. Therefore, when the emitter potential of the third control transistor 27 drops due to power cut-off, the third control transistor 27 changes from a reverse bias state to a forward bias state, and the third control transistor 27 immediately turns on. When the third control transistor 27 is turned on, the first control transistor 17 whose base is connected to the collector of the third control transistor 27 is turned on, and the collector is connected to the base of the mutating transistor 6. A bias current is supplied. Therefore, the mutating transistor 6
is turned on and the signal transmission line 7 is grounded, so that noise caused by power cut-off is not output to the output terminal 5. The mutating transistor 6
Since the bias current to is supplied by discharging the charge stored in the second capacitor 15,
When the charge stored in the second capacitor 15 is discharged, the first control transistor 17 and the third
The control transistor 27 and the muting transistor 6 are turned off. Further, when the power supply is cut off, the charge stored in the first capacitor 13 constituting the differentiating circuit 12 is quickly discharged through the diode 29.

尚、本実施例では、電源スイツチ9の開閉によ
つて電源の遮断及び供給を行なつた場合の動作に
ついて説明したが、該電源スイツチ9を閉成した
ままでタイマー装置によつて電源供給を制御する
場合にも同様な動作を行なうことが出来る。
In this embodiment, the operation was explained in which the power was cut off and supplied by opening and closing the power switch 9. However, it is also possible to turn off and supply power by opening and closing the power switch 9. Similar operations can be performed when controlling.

以上に説明したように本考案のミユーテイング
回路は、簡単な構成により電源投入時だけでなく
電源遮断時に発生する雑音が信号として出力され
ることを抑えることが出来るので、大出力を有す
る増幅器に接続されて使用されるテープレコーダ
ーのミユーテイング回路として実施すれば極めて
大きな効果を奏するものである。
As explained above, the muting circuit of the present invention has a simple configuration and can suppress the noise generated not only when the power is turned on but also when the power is turned off from being output as a signal, so it can be connected to an amplifier with a large output. If implemented as a muting circuit for a tape recorder that is used in

【図面の簡単な説明】[Brief explanation of the drawing]

図示した回路は、本考案のミユーテイング回路
の一実施例である。 主な図番の説明、4……主増幅回路、5……出
力端子、6……ミユーテイング用トランジスタ
ー、7……信号伝送路、9……電源スイツチ、1
0……定電圧電源回路、12……微分回路、13
……第1コンデンサー、15……第2コンデンサ
ー、16……逆流防止用ダイオード、17……第
1制御トランジスター、20……第2制御トラン
ジスター、22……ブリツジ回路、27……第3
制御トランジスター、28……ミユーテイング信
号発生回路。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers, 4... Main amplifier circuit, 5... Output terminal, 6... Muting transistor, 7... Signal transmission path, 9... Power switch, 1
0... Constant voltage power supply circuit, 12 ... Differential circuit, 13
...First capacitor, 15...Second capacitor, 16...Reverse current prevention diode, 17...First control transistor, 20...Second control transistor, 22 ...Bridge circuit, 27...Third
Control transistor, 28...mutating signal generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号伝送路と接地間にコレクタ・エミツタ路が
接続されていると共にオン状態にあるときミユー
テイング動作を成すミユーテイング用トランジス
ターと、該ミユーテイング用トランジスターの動
作を制御するべく接続されていると共にオン状態
にあるとき前記ミユーテイング用トランジスター
をオン状態にせしめる第1制御トランジスター
と、電源投入時第1コンデンサーを含む微分回路
の出力により所定時間オン状態になると共にその
間前記第1制御トランジスターをオン状態にせし
める第2制御トランジスターと、電源供給状態に
おいて逆流防止用ダイオードを通して常時充電さ
れていると共に前記第1制御トランジスターの電
流供給側に接続されている第2コンデンサーと、
電源供給状態においてオフ状態にあると共に電源
遮断時前記第2コンデンサーの放電電流によつて
バイアスされてオン状態になり前記第1制御トラ
ンジスターをオン状態にせしめる第3制御トラン
ジスターとより成るテープレコーダーのミユーテ
イング回路。
A muting transistor whose collector-emitter path is connected between the signal transmission path and ground and which performs a muting operation when in an on state, and which is connected to control the operation of the muting transistor and which is in an on state. a first control transistor that turns on the mutating transistor; and a second control that turns on for a predetermined period of time by the output of a differentiating circuit including a first capacitor when power is turned on, and keeps the first control transistor on during that time. a second capacitor that is constantly charged through a reverse current prevention diode in a power supply state and is connected to the current supply side of the first control transistor;
Muting of a tape recorder comprising a third control transistor which is in an off state when power is supplied and is biased to an on state by the discharge current of the second capacitor when the power is cut off, thereby turning on the first control transistor. circuit.
JP16723381U 1981-11-09 1981-11-09 Tape recorder muting circuit Granted JPS5871215U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16723381U JPS5871215U (en) 1981-11-09 1981-11-09 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16723381U JPS5871215U (en) 1981-11-09 1981-11-09 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5871215U JPS5871215U (en) 1983-05-14
JPS6145621Y2 true JPS6145621Y2 (en) 1986-12-22

Family

ID=29959336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16723381U Granted JPS5871215U (en) 1981-11-09 1981-11-09 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS5871215U (en)

Also Published As

Publication number Publication date
JPS5871215U (en) 1983-05-14

Similar Documents

Publication Publication Date Title
JPS6145621Y2 (en)
JPS6145620Y2 (en)
JPS634247Y2 (en)
JPS634291Y2 (en)
JPS634288Y2 (en)
JPS634292Y2 (en)
JPS634293Y2 (en)
JPS634290Y2 (en)
JPS6017045Y2 (en) Tape recorder muting circuit
JPH0413789Y2 (en)
JPH0145149Y2 (en)
JPS6235Y2 (en)
JPS6017046Y2 (en) Tape recorder muting circuit
JPS609967Y2 (en) Tape recorder muting circuit
JP2512951Y2 (en) Muting circuit
JPH0356914Y2 (en)
JPS604306Y2 (en) Tape recorder muting circuit
JPH0425661Y2 (en)
JPH0425630B2 (en)
JPS6034120Y2 (en) automatic cue device
JPS59895B2 (en) Audio signal presence detection circuit
JPS606895Y2 (en) Tape recorder muting circuit
JPS624913Y2 (en)
JPH0320932Y2 (en)
JPS624893Y2 (en)