JPS6145620Y2 - - Google Patents

Info

Publication number
JPS6145620Y2
JPS6145620Y2 JP12226081U JP12226081U JPS6145620Y2 JP S6145620 Y2 JPS6145620 Y2 JP S6145620Y2 JP 12226081 U JP12226081 U JP 12226081U JP 12226081 U JP12226081 U JP 12226081U JP S6145620 Y2 JPS6145620 Y2 JP S6145620Y2
Authority
JP
Japan
Prior art keywords
transistor
muting
power
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12226081U
Other languages
Japanese (ja)
Other versions
JPS5828418U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12226081U priority Critical patent/JPS5828418U/en
Publication of JPS5828418U publication Critical patent/JPS5828418U/en
Application granted granted Critical
Publication of JPS6145620Y2 publication Critical patent/JPS6145620Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案はテープレコーダーに関し、特に電源投
入時及び遮断時に発生する雑音を抑えるミユーテ
イング回路に係る。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses noise generated when power is turned on and off.

テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源の投入及び遮断に伴なつて発生する雑音が特に
大きく、斯かる雑音を抑える回路が種々開発され
ている。
A high-grade tape recorder called a tape deck is used by being connected to an amplifier with high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted from the speaker at a high level, causing no harm to the user. It will give you a sense of pleasure. Some of the noise output from tape recorders is generated when switching operations, but the noise generated when power is turned on and off is particularly large, and various circuits have been developed to suppress such noise. .

本考案は、電源投入時及び遮断時に発生する雑
音を抑えることが出来るミユーテイング回路を提
供しようとするものであり、以下図面を参照して
詳細に説明する。図示した回路は、本考案の一実
施例であり、同図において、1は再生用磁気ヘツ
ド、2は該磁気ヘツド1によつて再生された信号
を増幅する前置増幅回路、3は該前置増幅回路2
の出力信号のレベルを調整する可変抵抗器、4は
該可変抵抗器3によつてレベル調整された信号が
入力される主増幅回路、5は該主増幅回路4によ
つて増幅された信号が印加されると共に大出力を
有する増幅器の入力端子に接続される出力端子で
ある。6はコレクタが信号伝送路7に接続されて
いると共にエミツタが接地されているミユーテイ
ング用トランジスターであり、オン状態にあると
き前記信号伝送路7を流れる信号を側路する作用
を有している。8は商用交流電源に接続される電
源端子、9は電源供給時閉成される電源スイツ
チ、10は該電源スイツチ9の閉成により入力さ
れる交流電源を整流すると共に定電圧化された電
圧を電源線路11に出力する定電圧電源回路であ
る。12は該定電圧電源回路10の出力である直
流電流が逆流防止用ダイオード13を通して供給
されて充電される第1コンデンサー、14は該コ
ンデンサー12の給電端子にエミツタが接続され
ていると共にコレクタがツエナーダイオード15
及び抵抗16を介して前記ミユーテイング用トラ
ンジスター6のベースに接続されている制御トラ
ンジスターである。17は電源線路11と接地間
に接続されているブリツジ回路であり、前記逆流
防止用ダイオード13、抵抗18,19,20及
び21によつて構成されている。22は前記抵抗
18及び19の接続点である平衡端子Aにエミツ
タが接続されていると共に抵抗20及び21の接
続点である平衡端子Bにベースが接続されている
検出用トランジスターであり、そのコレクタは前
記制御トランジスター14のベースに接続されて
いる。23は前記制御トランジスター14のエミ
ツタ・コレクタ間に接続された第2コンデンサー
であり、電源投入時前記ミユーテイング用トラン
ジスター6のベースにバイアス電流を供給する作
用を有している。24はミユーテイング操作時高
レベルのミユーテイング信号を出力するミユーテ
イング信号発生回路であり、その出力信号がツエ
ナーダイオード15及び抵抗16を介して前記ミ
ユーテイング用トランジスター6のベースに印加
されるように接続されている。斯様に構成された
回路において、ブリツジ回路17を構成する抵抗
18,19,20及び21の値は電源が供給され
ている定常状態では検出用トランジスター22を
逆バイアスする値に設定されている。
The present invention aims to provide a muting circuit that can suppress noise generated when power is turned on and off, and will be described in detail below with reference to the drawings. The illustrated circuit is an embodiment of the present invention, and in the figure, 1 is a magnetic head for reproduction, 2 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1, and 3 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1. position amplifier circuit 2
4 is a main amplifier circuit into which the signal level-adjusted by the variable resistor 3 is input; 5 is a main amplifier circuit into which the signal amplified by the main amplifier circuit 4 is input; It is an output terminal connected to an input terminal of an amplifier having a large output power. A mutating transistor 6 has a collector connected to the signal transmission line 7 and an emitter grounded, and has the function of bypassing the signal flowing through the signal transmission line 7 when in an on state. 8 is a power supply terminal connected to a commercial AC power source, 9 is a power switch that is closed when power is supplied, and 10 is a power supply terminal that rectifies the input AC power when the power switch 9 is closed, and converts the voltage into a constant voltage. This is a constant voltage power supply circuit that outputs to the power supply line 11. Reference numeral 12 denotes a first capacitor that is charged by direct current, which is the output of the constant voltage power supply circuit 10, supplied through the reverse current prevention diode 13; and 14, the emitter is connected to the power supply terminal of the capacitor 12, and the collector is a Zener. diode 15
and a control transistor connected to the base of the mutating transistor 6 via a resistor 16. A bridge circuit 17 is connected between the power supply line 11 and the ground, and is composed of the reverse current prevention diode 13 and resistors 18, 19, 20, and 21. 22 is a detection transistor whose emitter is connected to a balanced terminal A, which is the connection point between the resistors 18 and 19, and whose base is connected to a balanced terminal B, which is the connection point between the resistors 20 and 21; is connected to the base of the control transistor 14. A second capacitor 23 is connected between the emitter and the collector of the control transistor 14, and has the function of supplying a bias current to the base of the mutating transistor 6 when the power is turned on. 24 is a muting signal generation circuit which outputs a high-level muting signal during a muting operation, and is connected so that the output signal is applied to the base of the mutating transistor 6 via a Zener diode 15 and a resistor 16. . In the circuit configured in this manner, the values of the resistors 18, 19, 20, and 21 constituting the bridge circuit 17 are set to values that reverse bias the detection transistor 22 in a steady state where power is supplied.

以上の如く本考案のミユーテイング回路は構成
されており、次に動作について説明する。図示し
た状態は非電源供給状態であり、この状態におい
て電源スイツチ9を閉成すると定電圧電源回路1
0より定電圧化された電圧が出力される。その結
果前置増幅回路2及び主増幅回路4に電源が供給
されて動作状態になると共に逆流防止用ダイオー
ド13を通して第1コンデンサー12に充電電流
が流れ、該コンデンサー12は充電される。また
前記逆流防止用ダイオード13より第2コンデン
サー23に充電電流が流れ、その充電電流がミユ
ーテイング用トランジスター6のベースに印加さ
れるので、該ミユーテイング用トランジスター6
は前記第2コンデンサー23が充電されるまでオ
ン状態にある。それ故該ミユーテイング用トラン
ジスター6によつて信号伝送路7が接地されるの
で、雑音等の信号が出力端子5に出力されること
はない。電源が供給された後所定時間経過すると
ミユーテイング用トランジスター6がオフ状態に
反転すると共に検出用トランジスター22が逆バ
イアスされてオフ状態にあるため、制御トランジ
スター14はオフ状態にある。斯かる状態におい
て、再生操作をすると再生動作状態になり、再生
用磁気ヘツド1によつて磁気テープに録音されて
いる信号が再生される。前記再生用磁気ヘツド1
によつて再生された信号は前置増幅回路2により
増幅されて可変抵抗器3に印加される。該可変抵
抗器3に印加された再生信号はレベル調整されて
主増幅回路4に入力され、該主増幅回路4によつ
て増幅された後出力端子5に出力される。該出力
端子5に出力された再生信号は大出力を有する増
幅器によつて増幅された後スピーカーに印加され
て放音される。斯かる再生動作状態にあるときミ
ユーテイング操作をするとミユーテイング信号発
生回路24より高レベルのミユーテイング信号が
出力され、該ミユーテイング信号がツエナーダイ
オード15及び抵抗16を介してミユーテイング
用トランジスター6のベースに印加される。その
結果該ミユーテイング用トランジスター6がオン
状態に反転しミユーテイング動作を行なうので、
再生信号や雑音が出力端子5に出力されることは
ない。
The muting circuit of the present invention is constructed as described above, and its operation will be explained next. The illustrated state is a non-power supply state, and when the power switch 9 is closed in this state, the constant voltage power supply circuit 1
A voltage made constant from 0 is output. As a result, power is supplied to the preamplifier circuit 2 and the main amplification circuit 4 and they become operational, and a charging current flows to the first capacitor 12 through the backflow prevention diode 13, so that the capacitor 12 is charged. Further, a charging current flows from the reverse current prevention diode 13 to the second capacitor 23, and this charging current is applied to the base of the muting transistor 6.
remains on until the second capacitor 23 is charged. Therefore, since the signal transmission line 7 is grounded by the muting transistor 6, signals such as noise are not outputted to the output terminal 5. When a predetermined period of time elapses after power is supplied, the muting transistor 6 is inverted to the OFF state, and the detection transistor 22 is reverse biased and is in the OFF state, so that the control transistor 14 is in the OFF state. In such a state, when a playback operation is performed, a playback operation state is entered, and the signal recorded on the magnetic tape is played back by the playback magnetic head 1. The magnetic head for reproduction 1
The signal reproduced by is amplified by a preamplifier circuit 2 and applied to a variable resistor 3. The reproduced signal applied to the variable resistor 3 is level-adjusted and input to the main amplifier circuit 4, where it is amplified and output to the output terminal 5. The reproduced signal outputted to the output terminal 5 is amplified by an amplifier having a large output, and then applied to a speaker to emit sound. When a muting operation is performed in such a reproducing operation state, a high-level muting signal is output from the muting signal generation circuit 24, and the muting signal is applied to the base of the muting transistor 6 via the Zener diode 15 and the resistor 16. . As a result, the mutating transistor 6 is turned on and performs a muting operation.
No reproduced signal or noise is output to the output terminal 5.

以上の如く電源投入時における雑音防止動作、
再生動作及び通常のミユーテイング動作は行なわ
れるが、次に電源スイツチ9の開放による電源遮
断時の動作について説明する。前記電源スイツチ
9を開放すると電源線路11の電位が降下するた
めブリツジ回路17の平衡端子Aの電位即ち検出
用トランジスター22のエミツタ電位も同様に降
下する。これに対し、他方の平衡端子Bの電位即
ち検出用トランジスター22のベース電位は第1
コンデンサー12に充電されている電荷によつて
その降下が遅延せしめられる。それ故電源遮断に
より検出用トランジスター22のエミツタ電位が
降下すると該検出用トランジスター22が逆バイ
アス状態より順バイアス状態となり、該検出用ト
ランジスター22は直ちにオン状態に反転する。
前記検出用トランジスター22がオン状態に反転
すると該検出用トランジスター22のコレクタに
ベースが接続されている制御トランジスター14
がオン状態に反転し、そのコレクタより前記ミユ
ーテイング用トランジスター6のベースにバイア
ス電流が供給される。従つて該ミユーテイング用
トランジスター6がオン状態となり信号伝送路7
を接地する結果電源遮断に伴なう雑音が出力端子
5に出力されることはない。前記ミユーテイング
用トランジスター6へのバイアス電流は第1コン
デンサー12に充電されていた電荷の放電によつ
て供給されるが、該コンデンサー12に充電され
ていた電荷が放電されると、検出用トランジスタ
ー22、制御トランジスター14及びミユーテイ
ング用トランジスター6はオフ状態に反転する。
As mentioned above, the noise prevention operation when the power is turned on,
A reproducing operation and a normal muting operation are performed, but next, the operation when the power is cut off by opening the power switch 9 will be explained. When the power switch 9 is opened, the potential of the power supply line 11 drops, so that the potential of the balanced terminal A of the bridge circuit 17 , that is, the emitter potential of the detection transistor 22, also drops. On the other hand, the potential of the other balanced terminal B, that is, the base potential of the detection transistor 22 is the first
The charge on capacitor 12 delays its fall. Therefore, when the emitter potential of the detection transistor 22 drops due to power cutoff, the detection transistor 22 changes from a reverse bias state to a forward bias state, and the detection transistor 22 immediately turns on.
When the detection transistor 22 is turned on, the control transistor 14 whose base is connected to the collector of the detection transistor 22 is turned on.
is turned on, and a bias current is supplied from its collector to the base of the mutating transistor 6. Therefore, the muting transistor 6 is turned on and the signal transmission line 7 is turned on.
As a result of grounding, noise caused by power cut-off will not be output to the output terminal 5. The bias current to the mutating transistor 6 is supplied by discharging the charge stored in the first capacitor 12. When the charge stored in the capacitor 12 is discharged, the bias current is supplied to the mutating transistor 6. The control transistor 14 and the muting transistor 6 are turned off.

尚、本実施例では、電源スイツチ9の開閉によ
つて電源の遮断及び供給を行なつた場合の動作に
ついて説明したが、該電源スイツチ9を閉成した
ままでタイマー装置によつて電源を制御する場合
にも同様な動作を行なうことが出来る。
In this embodiment, the operation was explained in which the power was cut off and supplied by opening and closing the power switch 9, but the power was controlled by a timer device while the power switch 9 remained closed. A similar operation can be performed when

以上に説明したように本考案のミユーテイング
回路は簡単な構成により電源投入時だけでなく電
源遮断時に発生する雑音を抑えることが出来るの
で、大出力を有する増幅器に接続されて使用され
るテープレコーダーのミユーテイング回路として
最適である。
As explained above, the muting circuit of the present invention has a simple configuration and can suppress the noise generated not only when the power is turned on but also when the power is turned off. Ideal as a muting circuit.

【図面の簡単な説明】[Brief explanation of drawings]

図示した回路は、本考案のミユーテイング回路
の一実施例である。 主な図番の説明、4……主増幅回路、5……出
力端子、6……ミユーテイング用トランジスタ
ー、7……信号伝送路、9……電源スイツチ、1
0……定電圧電源回路、12……第1コンデンサ
ー、13……逆流防止用ダイオード、14……制
御トランジスター、17……ブリツジ回路、22
……検出用トランジスター、23……第2コンデ
ンサー、24……ミユーテイング信号発生回路。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers, 4... Main amplifier circuit, 5... Output terminal, 6... Muting transistor, 7... Signal transmission path, 9... Power switch, 1
0... Constant voltage power supply circuit, 12... First capacitor, 13... Backflow prevention diode, 14... Control transistor, 17 ... Bridge circuit, 22
. . . detection transistor, 23 . . . second capacitor, 24 . . . mutating signal generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号伝送路と接地間にコレクタ・エミツタ路が
接続されているミユーテイング用トランジスター
と、該ミユーテイング用トランジスターの動作を
制御するべく接続されていると共にオン状態にあ
るとき前記ミユーテイング用トランジスターをオ
ン状態にせしめる制御トランジスターと、電源供
給状態において逆流防止用ダイオードを通して常
時充電されていると共に前記制御トランジスター
の電流供給側に接続されている第1コンデンサー
と、電源供給状態においてオフ状態にあると共に
電源遮断時前記第1コンデンサーの放電電流によ
つてバイアスされてオン状態になり前記制御トラ
ンジスターをオン状態にせしめる検出用トランジ
スターと、前記制御トランジスターのエミツタ・
コレクタ間に接続されていると共に電源投入時前
記ミユーテイング用トランジスターをオン状態に
する電流を供給する第2コンデンサーとより成る
テープレコーダーのミユーテイング回路。
a mutating transistor having a collector-emitter path connected between the signal transmission path and ground; and a muting transistor connected to control the operation of the muting transistor and turning on the mutating transistor when in the on state. a control transistor; a first capacitor that is constantly charged through a reverse current prevention diode in a power supply state and connected to the current supply side of the control transistor; a detection transistor that is biased by the discharge current of one capacitor and turns on to turn on the control transistor; and an emitter of the control transistor.
A muting circuit for a tape recorder comprising a second capacitor connected between the collectors and supplying a current to turn on the mutating transistor when the power is turned on.
JP12226081U 1981-08-17 1981-08-17 Tape recorder muting circuit Granted JPS5828418U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12226081U JPS5828418U (en) 1981-08-17 1981-08-17 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12226081U JPS5828418U (en) 1981-08-17 1981-08-17 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5828418U JPS5828418U (en) 1983-02-24
JPS6145620Y2 true JPS6145620Y2 (en) 1986-12-22

Family

ID=29916184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12226081U Granted JPS5828418U (en) 1981-08-17 1981-08-17 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS5828418U (en)

Also Published As

Publication number Publication date
JPS5828418U (en) 1983-02-24

Similar Documents

Publication Publication Date Title
JPS6145620Y2 (en)
JPS634247Y2 (en)
JPS634291Y2 (en)
JPS634293Y2 (en)
JPS6145621Y2 (en)
JPS634290Y2 (en)
JPS634292Y2 (en)
JPS634288Y2 (en)
JPH0145149Y2 (en)
JPS6017045Y2 (en) Tape recorder muting circuit
JPS6145622Y2 (en)
JPS6235Y2 (en)
JPS6341625Y2 (en)
JP2512951Y2 (en) Muting circuit
JPH0413789Y2 (en)
JPS6017046Y2 (en) Tape recorder muting circuit
JPS5914914Y2 (en) No-signal portion detection device for tape recorder
JPH0319108Y2 (en)
JPS624Y2 (en)
JPS604260Y2 (en) tape recorder
JPH0316082Y2 (en)
JPH021731Y2 (en)
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPH0356914Y2 (en)
JPH0325342Y2 (en)