JPS6017045Y2 - Tape recorder muting circuit - Google Patents

Tape recorder muting circuit

Info

Publication number
JPS6017045Y2
JPS6017045Y2 JP14550878U JP14550878U JPS6017045Y2 JP S6017045 Y2 JPS6017045 Y2 JP S6017045Y2 JP 14550878 U JP14550878 U JP 14550878U JP 14550878 U JP14550878 U JP 14550878U JP S6017045 Y2 JPS6017045 Y2 JP S6017045Y2
Authority
JP
Japan
Prior art keywords
muting
transistor
control transistor
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14550878U
Other languages
Japanese (ja)
Other versions
JPS5561819U (en
Inventor
和男 佐藤
Original Assignee
三洋電機株式会社
東京三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社, 東京三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP14550878U priority Critical patent/JPS6017045Y2/en
Publication of JPS5561819U publication Critical patent/JPS5561819U/ja
Application granted granted Critical
Publication of JPS6017045Y2 publication Critical patent/JPS6017045Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案はテープレコーダーのミューティング回路に関す
る。
[Detailed Description of the Invention] The present invention relates to a muting circuit for a tape recorder.

一般にテープデツキと呼ばれる高級なテープレコーダー
は大出力を有する増幅器に接続されて使用されるため雑
音の発生を極力抑える必要がある。
A high-grade tape recorder, generally called a tape deck, is used by being connected to an amplifier having a large output, so it is necessary to suppress the generation of noise as much as possible.

また最近では録音時に不必要な信号を録音しないで無信
号部分を作る機能を備えたテープレコーダーが普及しつ
つある。
Recently, tape recorders with a function to create a no-signal portion without recording unnecessary signals have become popular.

斯かる動作を行なうために、斯種テープレコーダーはミ
ューティング回路と呼ばれる信号のレベルを減浸させる
回路を備えている。
In order to perform such an operation, this type of tape recorder is equipped with a circuit called a muting circuit which attenuates the level of the signal.

本考案はミューティング回路として最適な回路を提供し
ようとするものであり、図示した実施例を参照にして詳
細に説明する。
The present invention aims to provide an optimal muting circuit, and will be described in detail with reference to illustrated embodiments.

図示した回路は本考案を録音回路に実施したものであり
、同図において、1はマイクロフォン等より得られる信
号が印加される入力端子、2は該端子1に印加された信
号を増幅する前置増幅回路、3及び4は信号伝送路5内
に直列に挿入接続された第1及び第2の抵抗、6は録音
用増幅回路、7はバイアス発振回路、8は録音ヘッドで
ある。
The illustrated circuit is a recording circuit in which the present invention is implemented. In the figure, 1 is an input terminal to which a signal obtained from a microphone or the like is applied, and 2 is a pre-amplifier that amplifies the signal applied to the terminal 1. An amplifier circuit, 3 and 4 are first and second resistors inserted and connected in series in the signal transmission path 5, 6 is a recording amplifier circuit, 7 is a bias oscillation circuit, and 8 is a recording head.

9は前記第1抵坑3及び第2抵坑4の共通接続点にコレ
クタが接続されていると共にエミッタが接地されている
第1ミューティング用トランジスター、10は前記第2
抵坑4の出力側にコレクタが接続されていると共にエミ
ッタが接地されている第2ミユーテイング用トランジス
ターである。
9 is a first muting transistor whose collector is connected to the common connection point of the first resistor 3 and the second resistor 4 and whose emitter is grounded; 10 is the second muting transistor;
This is a second muting transistor whose collector is connected to the output side of the resistor 4 and whose emitter is grounded.

11は前記第1及び第2ミユーテイング用トランジスタ
ー9,10の動作を制御するべくコレクタが抵抗12,
13及びツェナーダイオード14.15を介して前記ト
ランジスター9,10のベースに接続され、且つ前記第
1ミユーテイング用トランジスター9及び第2ミユーテ
イング用トランジスター10のベースにバイアス電流を
供給するバイアス抵抗16を介して電源線路17に接続
されていると共にエミッタが接地された第1制御トラン
ジスターであり、そのベースは抵抗18を介して電源線
路17に接続されている。
Reference numeral 11 has a resistor 12, the collector of which controls the operation of the first and second muting transistors 9, 10.
13 and Zener diodes 14 and 15 to the bases of the transistors 9 and 10, and supplies a bias current to the bases of the first mutating transistor 9 and the second muting transistor 10 via a bias resistor 16. The first control transistor is connected to the power supply line 17 and has its emitter grounded, and its base is connected to the power supply line 17 via a resistor 18.

19は前記第1制御トランジスター11のベースにコレ
クタが接続されていると共にエミッタが接地されている
第2制御トランジスター、20はコレクタが前記第2制
御トランジスター19のベースに抵抗2を介して、また
抵抗22を介して電源線路17に接続されていると共に
エミッタが接地されている第3制御トランジスターであ
る。
19 is a second control transistor whose collector is connected to the base of the first control transistor 11 and whose emitter is grounded; 20 is a second control transistor whose collector is connected to the base of the second control transistor 19 through a resistor 2; It is a third control transistor connected to the power supply line 17 via 22 and whose emitter is grounded.

23は前記第3制御トランジスター20の動作を制御す
る第4制御トランジスターであり、そのコレクタはツェ
ナーダイオード24を介して前記第3制御トランジスタ
ー20のベースに、また抵抗25を介して電源線路17
に接続されていると共にエミッタは接地されている。
A fourth control transistor 23 controls the operation of the third control transistor 20, and its collector is connected to the base of the third control transistor 20 via a Zener diode 24 and to the power supply line 17 via a resistor 25.
and the emitter is grounded.

該第4制御トランジスター23のベースは抵抗26を介
してミューティング動作制御回路27に接続されている
と共にコンデンサー28及び抵抗29より戒る時定数回
路30を介して電源線路17に接続されている。
The base of the fourth control transistor 23 is connected to a muting operation control circuit 27 via a resistor 26 and to the power supply line 17 via a time constant circuit 30 connected to a capacitor 28 and a resistor 29.

31は磁気テープに無信号部分を作成する場合に閉成さ
れるスイッチであり、前記第1制御トランジスター11
のベースと接地間に接続されている。
31 is a switch that is closed when creating a non-signal portion on the magnetic tape, and is connected to the first control transistor 11.
connected between the base and ground.

斯かる構成において、ツェナーダイオード24のツェナ
ー電圧は電源線路17の電圧が少しく下降すると第3制
御トランジスター20がオン状態よりオフ状態に反転す
る値、即ち電源線路17の電圧値より前記第3制御トラ
ンジスター20の立上り電圧値を差し引いた値に略等し
くなるように設定されている。
In such a configuration, the Zener voltage of the Zener diode 24 is set to a value at which the third control transistor 20 is inverted from the on state to the off state when the voltage of the power supply line 17 drops a little, that is, the voltage of the third control transistor 20 is lower than the voltage value of the power supply line 17. It is set to be approximately equal to the value obtained by subtracting the rising voltage value of 20.

また時定数回路30の時定数は電源投入後増幅回路等が
安定するに要する時間より大きくなるように設定されて
いる。
Further, the time constant of the time constant circuit 30 is set to be larger than the time required for the amplifier circuit and the like to stabilize after power is turned on.

以上の如く本考案は構成されており、次に動作について
説明する。
The present invention is constructed as described above, and its operation will be explained next.

図示した状態は録音動作状態であり、この状態でタイマ
ー装置によって電源が供給されると電源線路17に所定
の電圧が印加される。
The illustrated state is a recording operation state, and when power is supplied by the timer device in this state, a predetermined voltage is applied to the power supply line 17.

その結果時定数回路30を構成するコンデンサー28の
充電電流が第4制御トランジスター23のベース電流と
して流入し該第4制御トランジスター23は所定時間即
ちコンデンサー28の充電が終了するまでオン状態にあ
る。
As a result, the charging current of the capacitor 28 constituting the time constant circuit 30 flows as the base current of the fourth control transistor 23, and the fourth control transistor 23 remains on for a predetermined time, that is, until the capacitor 28 is completely charged.

従ってその間第3制御トランジスター20はオフ状態に
、第2制御トランジスター19はオン状態にあり、第1
制御トランジスター11をオフ状態にする。
Therefore, during that time, the third control transistor 20 is in the off state, the second control transistor 19 is in the on state, and the first
Control transistor 11 is turned off.

それ故第1ミューティング用トランジスター9及び第2
ミユーテイング用トランジスター10のベースに高電圧
が印加されることになり該ミューティング用トランジス
ター9,10はその間オン状態にある。
Therefore, the first muting transistor 9 and the second
A high voltage is applied to the base of the muting transistor 10, and the muting transistors 9 and 10 are in an on state during that time.

従って増幅回路や電動機等が定常状態になるまでに発生
する雑音は前記第1第2ミユーテイング用トランジスタ
ー9,10のコレクタ・エミッタ間を通して側路される
ことになり、該雑音が録音ヘッド8にて磁気テープに録
音されることはない。
Therefore, noise generated until the amplifier circuit, electric motor, etc. reach a steady state is bypassed through the collector-emitter of the first and second muting transistors 9 and 10, and the noise is transferred to the recording head 8. It is never recorded on magnetic tape.

そして所定時間経過するとオン状態にあった第4制御ト
ランジスター23がオフ状態に反転復帰し、それに伴な
って第3制御トランジスター20がオン状態に、第2制
御トランジスター19がオフ状態に、第1制御トランジ
スター11がオン状態に反転する。
Then, after a predetermined period of time has elapsed, the fourth control transistor 23 that was in the on state is reversed and returned to the off state, and accordingly, the third control transistor 20 is turned on, the second control transistor 19 is turned off, and the first control transistor 23 is turned on. Transistor 11 is turned on.

その結果第1ミユーテイング用トランジスター9及び第
2ミユーテイング用トランジスター10がオフ状態に反
転するので前置増幅回路2にて増幅された録音信号は側
路されることなく録音用増幅回路6に印加され録音ヘッ
ド8にて磁気テープに録音される。
As a result, the first mutating transistor 9 and the second muting transistor 10 are inverted to the OFF state, so that the recording signal amplified by the preamplifier circuit 2 is applied to the recording amplifier circuit 6 without being bypassed and is recorded. The head 8 records the information onto the magnetic tape.

次に磁気テープに無信号部分を作成する場合の動作につ
いて説明する。
Next, the operation for creating a no-signal portion on the magnetic tape will be explained.

この場合前述した録音動作状態においてスイッチ31を
閉成すればよい。
In this case, the switch 31 may be closed in the above-described recording operation state.

即ち該スイッチ31を閉成すると第1制御トランジスタ
ー11のベースが接地されるため該トランジスター11
はオフ状態に反転する。
That is, when the switch 31 is closed, the base of the first control transistor 11 is grounded, so that the transistor 11
is reversed to the off state.

その結果第1ミユーテイング用トランジスター9及び第
2ミユーテイング用トランジスター10のベースに高電
圧が印加され該トランジスター9,10はオン状態に反
転する。
As a result, a high voltage is applied to the bases of the first mutating transistor 9 and the second muting transistor 10, and the transistors 9 and 10 are turned on.

従って信号伝送路5を流れる信号は前記トランジスター
9,10のコレクタ・エミッタ間を通して側路されるこ
とになり録音ヘッド8に信号は印加されることなく磁気
テープには無信号部分が形成される。
Therefore, the signal flowing through the signal transmission path 5 is bypassed between the collectors and emitters of the transistors 9 and 10, so that no signal is applied to the recording head 8, and a no-signal portion is formed on the magnetic tape.

次に通常のミューティング動作について説明する。Next, normal muting operation will be explained.

録音動作状態より早送りや巻戻し操作を行なうと各部の
スイッチの切換によって発生する雑音が前置増幅回路2
に入力されて増幅されるが、その切換に先だってミュー
ティング動作制御回路27より所定時間制御信号が出力
され第4制御トランジスター23をオン状態にせしめる
When fast forwarding or rewinding during recording operation, the noise generated by the switching of various parts will be heard in the preamplifier circuit 2.
However, prior to the switching, a control signal is output for a predetermined time from the muting operation control circuit 27 to turn on the fourth control transistor 23.

その結果第3制御トランジスター20がオフ、第2制御
トランジスター19がオン、第1制御トランジスター1
1がオフ状態となり、第1第2ミユーテイング用トラン
ジスター9,10をオン状態にするので、前述した雑音
が磁気テープに録音されることはない。
As a result, the third control transistor 20 is turned off, the second control transistor 19 is turned on, and the first control transistor 1 is turned off.
1 is turned off and the first and second muting transistors 9 and 10 are turned on, so that the above-mentioned noise is not recorded on the magnetic tape.

このようにミューティング回路のミューティング動作は
行なわれるが、次に録音動作状態にあるときにタイマー
装置等によって電源供給が断たれた場合について説明す
る。
The muting operation of the muting circuit is performed in this manner, but next, a case will be described in which the power supply is cut off by a timer device or the like while the muting circuit is in the recording operation state.

電源供給が断たれると電源線路17の電圧は平滑用コン
デンサー等の影響によって徐々に下降することになるが
、第3制御トランジスター20のベース回路に接続され
ているツェナーダイオード24のツェナー電圧値は電源
線路17の電圧値より第3制御トランジスター20の立
上り電圧値を差し引いた値に略等しくなるように設定さ
れているため、電源線路17の電圧が下降するとツェナ
ーダイオード24は直ちにオフ状態に反転する。
When the power supply is cut off, the voltage of the power supply line 17 will gradually drop due to the influence of the smoothing capacitor, etc., but the Zener voltage value of the Zener diode 24 connected to the base circuit of the third control transistor 20 will be Since it is set to be approximately equal to the value obtained by subtracting the rising voltage value of the third control transistor 20 from the voltage value of the power line 17, when the voltage of the power line 17 falls, the Zener diode 24 is immediately reversed to the off state. .

その結果第3制御トランジスター20がオフ状態に反転
し、第2制御トランジスター19をオン状態に、第1制
御トランジスター11をオフ状態にせしめる。
As a result, the third control transistor 20 is inverted to the off state, causing the second control transistor 19 to be turned on and the first control transistor 11 to be turned off.

従って第1及び第2ミユーテイング用トランジスター9
,10がオン状態となり、電源供給遮断時に発生する雑
音が磁気テープに録音されることはない。
Therefore, the first and second muting transistors 9
, 10 are turned on, and the noise generated when the power supply is cut off is not recorded on the magnetic tape.

尚、本実施例では、2石のトランジスターによってミュ
ーティング動作を行なうようにしたが3石以上のトラン
ジスターによって構成することも出来る。
In this embodiment, the muting operation is performed using two transistors, but it is also possible to use three or more transistors.

またミューティング用トランジスターのベースバイアス
を制御するべく接続されている制御トランジスター11
の動作を電源投入時及び電源遮断時に制御する制御回路
を3石のトランジスター19.20,23、ツェナーダ
イオード24及び時定数回路30等によって構成したが
逆導電型のトランジスター等を使用して構成することも
出来る。
A control transistor 11 is also connected to control the base bias of the muting transistor.
The control circuit that controls the operation of the circuit when the power is turned on and when the power is turned off is composed of three transistors 19, 20, 23, a Zener diode 24, a time constant circuit 30, etc., but it can also be constructed using reverse conductivity type transistors, etc. You can also do that.

更にミューティング用トランジスター9.10を録音用
増幅回路9の入力側の信号伝送路5に接続したが出力側
に接続することも出来る。
Furthermore, although the muting transistors 9 and 10 are connected to the signal transmission path 5 on the input side of the recording amplifier circuit 9, they can also be connected to the output side.

以上に説明したように、本考案のミューティング回路は
ミューティング動作を行なうトランジスターを2石設け
ただけでなく同一の信号伝送路内に接続したので該信号
伝送路を通過する信号のレベルを無視し得る程小さくす
ることが出来るという特徴を有している。
As explained above, the muting circuit of the present invention not only has two transistors that perform the muting operation, but also connects them in the same signal transmission path, so the level of the signal passing through the signal transmission path is ignored. It has the feature that it can be made as small as possible.

従って、本考案によれば、電源投入時及び電源遮断時に
発生する雑音信号の磁気テープへの録音動作を確実に防
止することが出来るだけでなく、磁気テープに無信号部
を形成する場合確実に無信号部を形成することが出来本
考案の実用的価値は非常に大である。
Therefore, according to the present invention, it is possible not only to reliably prevent noise signals generated when the power is turned on and off to be recorded on the magnetic tape, but also to reliably prevent the recording of noise signals on the magnetic tape when forming a non-signal portion on the magnetic tape. The practical value of the present invention is very great since it is possible to form a no-signal area.

【図面の簡単な説明】[Brief explanation of the drawing]

図示した回路は本考案のミューティング回路の一実施例
である。 主な図番の説明2・・・・・・前置増幅回路、3・・・
・・・第1抵坑、4・・・・・・第2抵坑、5・・・・
・・信号伝送路、6・・・・・・録音用増幅回路、9・
・・・・・第1ミユーテイング用トランジスター 10
・・・・・・第2ミユーテイング用トランジスター、1
1・・・・・・第1制御トランジスター、17・・・・
・・電源線路、19・・・・・・第2制御トランジスタ
ー、20・・・・・・第3制御トランジスター、23・
・・・・・第4制御トランジスター、27・・・・・・
ミューティング動作制御回路、30・・・・・・時定数
回路。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers 2... Preamplifier circuit, 3...
...First resistance, 4...Second resistance, 5...
...Signal transmission path, 6... Recording amplifier circuit, 9.
...First mutating transistor 10
...Second mutating transistor, 1
1...First control transistor, 17...
...Power supply line, 19...Second control transistor, 20...Third control transistor, 23.
...Fourth control transistor, 27...
Muting operation control circuit, 30...time constant circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号伝送路内に直列に挿入接続された第1及び第2の抵
抗と、該第1及び第2抵坑の共通接続点にコレクタが接
続されていると共にエミッタが接地された第1ミユーテ
イング用トランジスターと、前記第2抵抗の出力側にコ
レクタが接続されていると共にエミッタが接地された第
2ミユーテイング用トランジスターと、前記第1ミユー
テイング用トランジスターと第2ミユーテイング用トラ
ンジスターのベースにバイアス電流を供給するべく接続
されているバイアス抵抗と、前記第1ミユーテイング用
トランジスター及び第2ミユーテイング用トランジスタ
ーのベースへのバイアスを制御するべく接続されている
と共にオン状態にあるとき該ミューティング用トランジ
スターのベースへのバイアス電流を断つ制御トランジス
ターと、該制御トランジスターのベースと接地間に接続
されていると共に無信号部形成時閉成され、且つ閉成状
態にある間該制御トランジスターをオフ状態にするスイ
ッチと、電源投入時における所定時間及び電源遮断に伴
なう電圧降下時前記制御トランジスターをオフ状態にせ
しめる制御回路とより戊り、前記スイッチの開閉動作及
び制御回路の動作により前記制御トランジスターのオン
・オフ動作を制御腰以って前記第1ミユーテイング用ト
ランジスター及び第2ミユーテイング用トランジスター
のオン・オフ動作を制御するようにしたことを特徴とす
るテープレコーダーのミューティング回路。
first and second resistors inserted and connected in series in a signal transmission path, and a first muting transistor whose collector is connected to a common connection point of the first and second resistors and whose emitter is grounded. and a second muting transistor whose collector is connected to the output side of the second resistor and whose emitter is grounded, and to supply a bias current to the bases of the first and second muting transistors. a bias resistor connected thereto, and a bias current connected to the bases of the first muting transistor and the second muting transistor when the transistors are in an on state; a control transistor which is connected between the base of the control transistor and ground and which is closed when a no-signal portion is formed and which turns off the control transistor while in the closed state; and a control circuit that turns off the control transistor for a predetermined time and during a voltage drop due to power cutoff, and controls the on/off operation of the control transistor by the opening/closing operation of the switch and the operation of the control circuit. A muting circuit for a tape recorder, characterized in that the on/off operations of the first muting transistor and the second muting transistor are controlled.
JP14550878U 1978-10-19 1978-10-19 Tape recorder muting circuit Expired JPS6017045Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14550878U JPS6017045Y2 (en) 1978-10-19 1978-10-19 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14550878U JPS6017045Y2 (en) 1978-10-19 1978-10-19 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5561819U JPS5561819U (en) 1980-04-26
JPS6017045Y2 true JPS6017045Y2 (en) 1985-05-27

Family

ID=29125129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14550878U Expired JPS6017045Y2 (en) 1978-10-19 1978-10-19 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS6017045Y2 (en)

Also Published As

Publication number Publication date
JPS5561819U (en) 1980-04-26

Similar Documents

Publication Publication Date Title
JPS6034094Y2 (en) Muting circuit
JPS6017066Y2 (en) tape recorder
JPS59123321A (en) Switch circuit
JPS6017045Y2 (en) Tape recorder muting circuit
JPS6341625Y2 (en)
JPS634291Y2 (en)
JPS6145620Y2 (en)
JPS634290Y2 (en)
JPS624893Y2 (en)
JPS634288Y2 (en)
JPS606895Y2 (en) Tape recorder muting circuit
JPS634247Y2 (en)
JPS634293Y2 (en)
JPS6235Y2 (en)
JPS634292Y2 (en)
JPS6145621Y2 (en)
JPS604306Y2 (en) Tape recorder muting circuit
JPH0145149Y2 (en)
JPS6138085Y2 (en)
JPS5822258Y2 (en) Tape recorder muting circuit
JPS606892Y2 (en) Tape recorder muting circuit
JPS604260Y2 (en) tape recorder
JPS609967Y2 (en) Tape recorder muting circuit
JPS6131372Y2 (en)
JPH0548293Y2 (en)