JPS606892Y2 - Tape recorder muting circuit - Google Patents

Tape recorder muting circuit

Info

Publication number
JPS606892Y2
JPS606892Y2 JP11446078U JP11446078U JPS606892Y2 JP S606892 Y2 JPS606892 Y2 JP S606892Y2 JP 11446078 U JP11446078 U JP 11446078U JP 11446078 U JP11446078 U JP 11446078U JP S606892 Y2 JPS606892 Y2 JP S606892Y2
Authority
JP
Japan
Prior art keywords
muting
circuit
transistor
state
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11446078U
Other languages
Japanese (ja)
Other versions
JPS5532551U (en
Inventor
哲利 小林
Original Assignee
オンキヨー株式会社
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オンキヨー株式会社, 三洋電機株式会社 filed Critical オンキヨー株式会社
Priority to JP11446078U priority Critical patent/JPS606892Y2/en
Publication of JPS5532551U publication Critical patent/JPS5532551U/ja
Application granted granted Critical
Publication of JPS606892Y2 publication Critical patent/JPS606892Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案はテープレコーダーに関し、特に雑音の発生を抑
えるミューティング回路に関する。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses noise generation.

テープデツキと呼ばれる高級なテープレコーダーは大出
力を有する増幅器に接続されて使用される。
A high-grade tape recorder called a tape deck is used by being connected to an amplifier with a high output.

斯かるテープレコーダーは普及型のテープレコーダーと
異なり、停止状態においても増幅回路及びキャプスタン
を駆動する電動機には電源供給が行なわれており動作状
態にある。
Unlike popular tape recorders, such a tape recorder is in operation even when the tape recorder is stopped because power is supplied to the electric motor that drives the amplifier circuit and capstan.

従って斯かる増幅回路から出力される雑音は大出力の増
幅器によって増幅されることになり、使用者に不快感を
与えることになる。
Therefore, the noise output from such an amplifier circuit will be amplified by a high-output amplifier, causing discomfort to the user.

斯かる点を改良するために断種テープレコーダーはミュ
ーティング回路を備えている。
To improve this point, sterilization tape recorders are equipped with a muting circuit.

第1図に示した回路は従来例であり、図において、1は
磁気テープより再生された信号等が印加される入力端子
、2は増幅回路、3は大出力を有する増幅器の入力端子
に接続される出力端子である。
The circuit shown in Figure 1 is a conventional example, and in the figure, 1 is an input terminal to which a signal reproduced from a magnetic tape is applied, 2 is an amplifier circuit, and 3 is connected to the input terminal of an amplifier with a large output. This is the output terminal.

4は信号伝送路5と接地間にコレクタ・エミッタ間が接
続されているミューティング用トランジスター、6は抵
抗7及びツェナーダイオード8を介して前記ミューティ
ング用トランジスター4のベースにそのコレクタが接続
されていると共にエミッタが接地された制御トランジス
ターであり前記ミューティング用トランジスター4のオ
ン・オフ動作を制御する作用を有している。
4 is a muting transistor whose collector and emitter are connected between the signal transmission path 5 and the ground; 6 is a muting transistor whose collector is connected to the base of the muting transistor 4 via a resistor 7 and a Zener diode 8; The muting transistor 4 is a control transistor whose emitter is grounded, and has the function of controlling the on/off operation of the muting transistor 4.

該制御トランジスター6のベースは抵抗9を介して前記
増幅回路2へ電源を供給する電源供給回路10の出力端
子11に接続されている。
The base of the control transistor 6 is connected via a resistor 9 to an output terminal 11 of a power supply circuit 10 that supplies power to the amplifier circuit 2.

13は前記制御トランジスター〇のベースと接地間に接
続されたコンデンサーであり、前記抵抗9と共に時定数
回路14を構成している。
A capacitor 13 is connected between the base of the control transistor 0 and the ground, and together with the resistor 9 constitutes a time constant circuit 14.

尚、12は放電用の抵抗である。15は停止状態では閉
成されており再生操作によって開放されるミューティン
グスイッチであり、前記制御トランジスター6のベース
と接地間に接続されている。
Note that 12 is a resistor for discharging. Reference numeral 15 denotes a muting switch which is closed in a stopped state and opened by a regeneration operation, and is connected between the base of the control transistor 6 and ground.

また前記制御トランジスター6のコレクタと電源供給回
路10の出力端子11とは抵抗16を介して接続されて
いる。
Further, the collector of the control transistor 6 and the output terminal 11 of the power supply circuit 10 are connected via a resistor 16.

17は主スイッチであり、前記電源供給回路10へ通電
を行なうと共にキャプスタンを駆動する電動機への電源
供給を行なう作用を有するものである。
Reference numeral 17 denotes a main switch, which has the function of supplying power to the power supply circuit 10 and also supplying power to the electric motor that drives the capstan.

次に以上の如く構成された従来例の動作について説明す
る。
Next, the operation of the conventional example configured as above will be explained.

停止状態ではミューティングスイッチ15は閉成状態に
あり、主スィッチ17を閉成すると電源供給回路10の
出力端子11に所定電圧が現われて増幅回路2が動作状
態になると共に電動機が回転を開始しキャプスタンを駆
動する。
In the stopped state, the muting switch 15 is in the closed state, and when the main switch 17 is closed, a predetermined voltage appears at the output terminal 11 of the power supply circuit 10, the amplifier circuit 2 becomes operational, and the motor starts rotating. Drive the capstan.

斯かる停止状態ではミューティングスイッチ15によっ
て制御トランジスター6のベースは接地されているため
、該制御トランジスター6はオフ状態にある。
In such a stopped state, the base of the control transistor 6 is grounded by the muting switch 15, so the control transistor 6 is in an off state.

その結果ミューティング用トランジスター4のベースに
は電源供給回路10の出力端子11より高電圧が印加さ
れ該トランジスター4はオン状態になる。
As a result, a high voltage is applied to the base of the muting transistor 4 from the output terminal 11 of the power supply circuit 10, and the transistor 4 is turned on.

それ故信号伝送路5の信号は該ミューティング用トラン
ジスター4のコレクタ・エミッタ間を通して側路される
ことになり、出力端子3に雑音等の信号が現われること
はない。
Therefore, the signal on the signal transmission line 5 is bypassed between the collector and emitter of the muting transistor 4, and no signal such as noise appears at the output terminal 3.

斯かる停止状態より再生操作を行なうとテープレコーダ
ーの駆動機構が再生状態になると共にミューティング用
スイッチ15が開放される。
When a playback operation is performed from such a stopped state, the drive mechanism of the tape recorder enters the playback state and the muting switch 15 is opened.

ソノ結果オフ状態にあった制御トランジスター6は抵抗
9及びコンデンサー13より成る時定数回路14によっ
て所定時間遅延せしめられた後オン状態に反転する。
As a result, the control transistor 6 which was in the off state is turned on after being delayed for a predetermined time by the time constant circuit 14 made up of the resistor 9 and the capacitor 13.

該制御トランジスター6がオン状態に反転するとオン状
態にあったミューティング用トランジスター4はオフ状
態に反転する。
When the control transistor 6 is reversed to the on state, the muting transistor 4 which was in the on state is reversed to the off state.

従って磁気ヘッドによって再生された信号は増幅回路2
により所定のレベルに増幅された後出力端子3に出力さ
れる。
Therefore, the signal reproduced by the magnetic head is transmitted to the amplifier circuit 2.
The signal is amplified to a predetermined level and then output to the output terminal 3.

以上に説明したように第1図に示した従来例のミューテ
ィング動作は行なわれるが、次のような問題を有してい
る。
Although the conventional muting operation shown in FIG. 1 is performed as described above, it has the following problems.

即ち再生操作を行なってテープレコーダーを再生状態に
した後主スィッチ17の閉成やタイマー装置によって電
源が供給されると、ミューティングスイッチ15が開放
状態にあるため所定時間後制御トランジスター6がオン
状態となりミューティング用トランジスター4がオフ状
態となる。
That is, when the main switch 17 is closed or power is supplied by the timer device after a playback operation has been performed and the tape recorder is in the playback state, the control transistor 6 is turned on after a predetermined time since the muting switch 15 is in the open state. Therefore, the muting transistor 4 is turned off.

このミューティング用トランジスター4がオフ状態に反
転したとき即ちミューティング動作が解除されたとき増
幅回路2が定常動作状態になっておれば何等問題はない
が、定常動作状態になってない場合には増幅回路2から
発生する雑音が出力端子3より出力されスピーカーより
放音されるという問題がある。
There will be no problem if the amplifier circuit 2 is in a steady operating state when the muting transistor 4 is reversed to the off state, that is, the muting operation is canceled, but if it is not in a steady operating state, There is a problem in that noise generated from the amplifier circuit 2 is output from the output terminal 3 and emitted from the speaker.

斯かる問題を解決する方法としては制御トランジスター
6のオン状態への反転動作を遅延させる時定数回路14
の時定数を大きくすることが考えられるが、この時定数
を大きくすると通常の場合即ち電源供給が行なわれて増
幅回路2が定常動作状態にあるとき再生操作を行なう場
合にはミューティング動作が必要時間風上行なわれるこ
とになり、使用者に不快感を与えることになる。
A method for solving this problem is to use a time constant circuit 14 that delays the inversion operation of the control transistor 6 to the on state.
It is conceivable to increase the time constant, but if this time constant is increased, a muting operation is required in the normal case, that is, when performing a regeneration operation when power is being supplied and the amplifier circuit 2 is in a steady operating state. This will cause the user to feel uncomfortable.

本考案は斯かる点を改良したミューティング回路を提供
しようとするものであり、第2図に示した実施例を参照
して説明する。
The present invention aims to provide a muting circuit that is improved in this respect, and will be described with reference to the embodiment shown in FIG.

尚、第1図に示した従来例と同一のものには同符号を付
している。
Components that are the same as those in the conventional example shown in FIG. 1 are given the same reference numerals.

本考案は図面より明らかなように第1の時定数回路14
と電源供給回路10の出力端子11との間に抵抗18及
びコンデンサー19よりなる第2の時定数回路30を挿
入接続したものである。
As is clear from the drawings, the present invention includes a first time constant circuit 14.
A second time constant circuit 30 consisting of a resistor 18 and a capacitor 19 is inserted and connected between the output terminal 11 of the power supply circuit 10 and the output terminal 11 of the power supply circuit 10.

次に斯かる回路の動作について説明する。Next, the operation of such a circuit will be explained.

主スィッチ17が閉成された停止状態では電源供給回路
10より増幅回路2への電源供給が行なわれており該増
幅回路2は定常状態にあると共に第2の時定数回路20
を構成するコンデンサー19は抵抗18を通して充電さ
れている。
In the stopped state when the main switch 17 is closed, power is supplied from the power supply circuit 10 to the amplifier circuit 2, and the amplifier circuit 2 is in a steady state and the second time constant circuit 20
A capacitor 19 constituting the circuit is charged through a resistor 18.

またミューティングスイッチ15は閉成されているため
制御トランジスター6はオフ状態にあり、従ってミュー
ティング用トランジスター4はオン状態にあってミュー
ティング動作を行なっている。
Further, since the muting switch 15 is closed, the control transistor 6 is in an off state, and therefore the muting transistor 4 is in an on state to perform a muting operation.

斯かる状態において再生操作を行なうとテープレコーダ
ーの駆動機構が再生状態になると共にミューティングス
イッチ15が開放される。
When a playback operation is performed in such a state, the drive mechanism of the tape recorder enters the playback state and the muting switch 15 is opened.

その結果率1の時定数回路14によって設定される所定
時間後制御トランジスター6がオン状態に反転し、ミュ
ーティング用トランジスター4をオフ状態に反転せしめ
る。
As a result, after a predetermined time period set by the time constant circuit 14 with a rate of 1, the control transistor 6 is inverted to the on state, and the muting transistor 4 is inverted to the off state.

次に再生操作によって再生動作状態が構成された後に主
スィッチ17の閉成又はタイマー装置によって電源供給
が行なわれた場合について説明する。
Next, a case will be described in which power is supplied by closing the main switch 17 or by a timer device after a regeneration operation state is established by a regeneration operation.

電源が供給されない再生状態ではミューティングスイッ
チ15は開放された状態にあり、第1の時定数回路14
及び第2の時定数回路20を構成するコンデンサー13
.19は非充電状態にある。
In the playback state where power is not supplied, the muting switch 15 is in an open state, and the first time constant circuit 14
and a capacitor 13 constituting the second time constant circuit 20
.. 19 is in a non-charging state.

斯かる状態において電源が供給されると電源供給回路1
0から増幅回路2に電源が供給されると共に制御トラン
ジスター6がオフ状態にあるためミューティング用トラ
ンジスター4がオン状態となりミューティング動作を行
なう。
When power is supplied in such a state, the power supply circuit 1
Since power is supplied to the amplifier circuit 2 from 0 and the control transistor 6 is in the off state, the muting transistor 4 is in the on state to perform a muting operation.

そして第2の時定数回路20及び第1の時定数回路14
によって所定時間遅延せしめられて制御トランジスター
6はオン状態に反転する。
and a second time constant circuit 20 and a first time constant circuit 14
After a predetermined time delay, the control transistor 6 is turned on.

その結果ミューティング用トランジスター4がオン状態
よりオフ状態に反転しミューティング動作が解除される
As a result, the muting transistor 4 is reversed from the on state to the off state, and the muting operation is canceled.

このミューティング動作解除は電源が供給されている停
止状態より再生状態に切換えた場合に比較して第2の時
定数回路20の時定数だけ遅延して行なわれるためその
間に増幅回路2は定常状態となり該増幅回路2より発生
する雑音は出力端子3より出力されることはない。
This muting operation cancellation is delayed by the time constant of the second time constant circuit 20 compared to when switching from a stop state where power is supplied to a regeneration state, so that the amplifier circuit 2 is in a steady state during that time. Therefore, the noise generated by the amplifier circuit 2 is not outputted from the output terminal 3.

以上に説明したように本考案は電源供給が行なわれてい
る停止状態から再生操作を行なった場合のミューティン
グ動作解除は第1の時定数回路による遅延によって行な
い、タイマー装置等による再生状態における電源供給時
のミューティング動作解除は第1及び第2の時定数回路
による遅延によって行なうように構成したので、出力端
子に出力される雑音を防止することが出来るだけでなく
ミューティング動作解除時間が必要以上に長くならない
ので使用者に不快感を与えることはないものである。
As explained above, in the present invention, when a playback operation is performed from a stopped state where power is being supplied, the muting operation is canceled by a delay using the first time constant circuit, and a timer device or the like is used to release the muting operation in the playback state. Since the muting operation is canceled at the time of supply by a delay using the first and second time constant circuits, it is possible not only to prevent noise from being output to the output terminal, but also to eliminate the muting operation cancellation time. Since it is not longer than that, it does not cause discomfort to the user.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図に示した回路は従来のミューティング回路、第2
図は本考案の一実施例である。 主な図番の説明、2・・・・・・増幅回路、4・・・・
・・ミューティング用トランジスター 5・・・・・・
信号伝送路、6・・・・・・制御トランジスター、10
・・・・・・電源供給回路、14.20・・・・・・時
定数回路、15・・・・・・ミューティングスイッチ、
17・・・・・・主スィッチ。
The circuit shown in Figure 1 is a conventional muting circuit,
The figure shows one embodiment of the present invention. Explanation of main drawing numbers, 2... Amplifier circuit, 4...
...Muting transistor 5...
Signal transmission line, 6... Control transistor, 10
......Power supply circuit, 14.20...Time constant circuit, 15...Muting switch,
17... Main switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 増幅回路等への電源供給を行なう電源供給回路と、信号
伝送路と接地間にコレクタ・エミッタ間が接続されてい
ると共にミューティング動作時前記電源供給回路よりベ
ースにバイアス電流が供給されるミューティング用トラ
ンジスターと、該ミューティング用トランジスターのオ
ン・オフ動作を制御するべく該トランジスターのベース
回路と接地間にコレクタ・エミッタ間が接続されている
制御トランジスターと、該制御トランジスターのベース
回路に接続されていると共に再生用操作釦の操作に伴な
うミューティングスイッチの開放により該制御トランジ
スターを所定時間後反転せしめて前記ミューティング用
トランジスターをオフ状態にする第1時定数回路と、該
第1時定数回路と前記電源供給回路との間に接続された
第2時定数回路とよりなるテープレコーダーのミューテ
ィング回路。
A muting device in which a power supply circuit that supplies power to an amplifier circuit, etc., and a collector-emitter connection between a signal transmission path and ground, and a bias current is supplied to the base from the power supply circuit during muting operation. a control transistor whose collector-emitter is connected between the base circuit of the transistor and ground to control the on/off operation of the muting transistor; a first time constant circuit that inverts the control transistor after a predetermined time to turn off the muting transistor by opening a muting switch in response to operation of a playback operation button; A muting circuit for a tape recorder, comprising a second time constant circuit connected between the circuit and the power supply circuit.
JP11446078U 1978-08-18 1978-08-18 Tape recorder muting circuit Expired JPS606892Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11446078U JPS606892Y2 (en) 1978-08-18 1978-08-18 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11446078U JPS606892Y2 (en) 1978-08-18 1978-08-18 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5532551U JPS5532551U (en) 1980-03-01
JPS606892Y2 true JPS606892Y2 (en) 1985-03-07

Family

ID=29065213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11446078U Expired JPS606892Y2 (en) 1978-08-18 1978-08-18 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS606892Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147890U (en) * 1988-03-31 1989-10-12

Also Published As

Publication number Publication date
JPS5532551U (en) 1980-03-01

Similar Documents

Publication Publication Date Title
GB1505172A (en) Recording and/or reproducing apparatus
JPS606892Y2 (en) Tape recorder muting circuit
US4792867A (en) Synchronizing circuit for dubbing apparatus
JPS606895Y2 (en) Tape recorder muting circuit
JPS604306Y2 (en) Tape recorder muting circuit
JPS634288Y2 (en)
US4366513A (en) Tape recorder with noise blanking circuit
JP2512951Y2 (en) Muting circuit
JPS6017046Y2 (en) Tape recorder muting circuit
JPH021731Y2 (en)
JPH0326665Y2 (en)
JPS5822258Y2 (en) Tape recorder muting circuit
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPS5814410Y2 (en) Tape recorder erasing device
JPS6235Y2 (en)
JPS634293Y2 (en)
JPS624893Y2 (en)
JPS634247Y2 (en)
JPS634290Y2 (en)
JP3785682B2 (en) Sound amplifier silencer
JPS5919947Y2 (en) Tape recorder pause circuit
JPS6144264Y2 (en)
JPS6030831Y2 (en) Tape recorder control circuit
JPS6131369Y2 (en)
JPS634292Y2 (en)