JPS634292Y2 - - Google Patents

Info

Publication number
JPS634292Y2
JPS634292Y2 JP12260481U JP12260481U JPS634292Y2 JP S634292 Y2 JPS634292 Y2 JP S634292Y2 JP 12260481 U JP12260481 U JP 12260481U JP 12260481 U JP12260481 U JP 12260481U JP S634292 Y2 JPS634292 Y2 JP S634292Y2
Authority
JP
Japan
Prior art keywords
transistor
muting
power
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12260481U
Other languages
Japanese (ja)
Other versions
JPS5830916U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12260481U priority Critical patent/JPS5830916U/en
Publication of JPS5830916U publication Critical patent/JPS5830916U/en
Application granted granted Critical
Publication of JPS634292Y2 publication Critical patent/JPS634292Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、テープレコーダーに関し、特に電源
遮断時における雑音の発生を抑えるミユーテイン
グ回路に係る。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses the generation of noise when the power is cut off.

テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され、使用者に不快感を与えることに
なる。斯かる雑音としては動作切換に伴なつて発
生するものがあるが、電源スイツチの開放による
電源遮断に伴なつて発生する雑音が特に大きく、
この雑音を抑える回路が種々開発されている。
A high-grade tape recorder called a tape deck is connected to an amplifier with a high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted from the speaker at a high level, making it difficult for the user to hear. It will make you feel uncomfortable. Some of this noise occurs when switching operations, but the noise that occurs when the power is cut off by opening the power switch is particularly large.
Various circuits have been developed to suppress this noise.

本考案は斯かる雑音を抑える簡単な構成のミユ
ーテイング回路を提供しようとするものであり、
以下図面を参照して詳細に説明する。図示した回
路は、本考案のミユーテイング回路の一実施例で
あり、同図において1は再生用磁気ヘツド、2は
該磁気ヘツド1によつて再生された信号を増幅す
る前置増幅回路、3は該前置増幅回路2の出力信
号のレベルを調整する可変抵抗器、4は該可変抵
抗器3によつてレベル調整された信号が入力され
る主増幅回路、5は該主増幅回路4によつて増幅
された信号が印加されると共に大出力を有する増
幅器の入力端子に接続される出力端子である。6
はコレクタが信号伝送路7に接続されていると共
にエミツタが接地されているミユーテイング用ト
ランジスターであり、オン状態にあるとき前記信
号伝送路7を流れる信号を側路する作用を有して
いる。8は商用交流電源に接続される電源端子、
9はテープレコーダーへの電源供給時閉成される
電源スイツチ、10は該電源スイツチ9の閉成に
より入力される交流電源を整流すると共に定電圧
化された電圧を電源線路11に出力する定電圧電
源回路である。12は該定電圧電源回路10の出
力である直流電流が逆流防止用ダイオード13を
通して供給されて充電されるコンデンサー、14
は該コンデンサー12の給電端子にエミツタが接
続されていると共にコレクタがツエナーダイオー
ド15及び抵抗16を介して前記ミユーテイング
用トランジスター6のベースに接続されている制
御トランジスターであり、そのベースと接地間に
は抵抗17及び18が直列に接続されている。1
9は前記抵抗17及び18の接続点Aと電源線路
11との間に接続されている制御スイツチであ
り、前記電源スイツチ9に連動して切換えられる
ように構成されている。20はミユーテイング操
作時高レベルのミユーテイング信号を出力するミ
ユーテイング信号発生回路であり、その出力信号
がツエナーダイオード15及び抵抗16を介して
前記ミユーテイング用トランジスター6のベース
に印加されるように接続されている。
The present invention aims to provide a muting circuit with a simple configuration that suppresses such noise.
A detailed explanation will be given below with reference to the drawings. The illustrated circuit is an embodiment of the muting circuit of the present invention, in which 1 is a magnetic head for reproduction, 2 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1, and 3 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1. A variable resistor 4 adjusts the level of the output signal of the preamplifier circuit 2; 4 is a main amplifier circuit into which the signal level-adjusted by the variable resistor 3 is input; 5 is a main amplifier circuit 4; This is an output terminal to which an amplified signal is applied and is connected to an input terminal of an amplifier having a large output. 6
is a mutating transistor whose collector is connected to the signal transmission path 7 and whose emitter is grounded, and has the function of bypassing the signal flowing through the signal transmission path 7 when in the on state. 8 is a power terminal connected to a commercial AC power supply;
9 is a power switch that is closed when power is supplied to the tape recorder; 10 is a constant voltage that rectifies the input AC power when the power switch 9 is closed, and outputs the regulated voltage to the power supply line 11; This is a power supply circuit. 12 is a capacitor 14 to which DC current, which is the output of the constant voltage power supply circuit 10, is supplied through the backflow prevention diode 13 and charged;
is a control transistor whose emitter is connected to the power supply terminal of the capacitor 12 and whose collector is connected to the base of the mutating transistor 6 via the Zener diode 15 and resistor 16, and between the base and ground. Resistors 17 and 18 are connected in series. 1
A control switch 9 is connected between the connection point A of the resistors 17 and 18 and the power line 11, and is configured to be switched in conjunction with the power switch 9. Reference numeral 20 denotes a muting signal generation circuit that outputs a high-level muting signal during a muting operation, and is connected so that the output signal is applied to the base of the mutating transistor 6 via a Zener diode 15 and a resistor 16. .

以上の如く本考案のミユーテイング回路は構成
されており、次に斯様に構成された回路の動作に
ついて説明する。図示した状態は非電源供給状態
であり、電源スイツチ9及び制御スイツチ19は
共に開放状態にある。斯かる状態において、電源
スイツチ9を閉成すると定電圧電源回路10より
定電圧化された直流電圧が出力されると共に制御
スイツチ19が閉成される。その結果前置増幅回
路2及び主増幅回路4に電源が供給されて動作状
態になると共に逆流防止用ダイオード13を通し
てコンデンサー12に充電電流が供給され、該コ
ンデンサー12は充電される。また電源が供給さ
れた状態では制御スイツチ19を通して制御トラ
ンジスター14のベースに高電圧が印加されるた
め該制御トランジスター14は逆バイアスされて
オフ状態にある。斯かる状態において、再生操作
をすると再生動作状態になり、再生用磁気ヘツド
1によつて磁気テープに録音されている信号が再
生される。前記再生用磁気ヘツド1によつて再生
された信号は前置増幅回路2により増幅された後
可変抵抗器3に印加される。該可変抵抗器3に印
加された再生信号はレベル調整されて主増幅回路
4に入力され、該主増幅回路4によつて増幅され
た後出力端子5に出力される。該出力端子5に出
力された再生信号は大出力を有する増幅器によつ
て増幅された後スピーカーに印加されて放音され
る。斯かる再生動作状態にあるときにミユーテイ
ング操作をするとミユーテイング信号発生回路2
0より高レベルのミユーテイング信号が出力さ
れ、該ミユーテイング信号がツエナーダイオード
15及び抵抗16を介してミユーテイング用トラ
ンジスター6のベースに印加される。その結果該
ミユーテイング用トランジスター6がオン状態に
反転しミユーテイング動作を行なうので、再生信
号や雑音が出力端子5に出力されることはない。
The muting circuit of the present invention is constructed as described above, and the operation of the circuit thus constructed will now be described. The illustrated state is a state in which power is not supplied, and both the power switch 9 and the control switch 19 are in an open state. In this state, when the power switch 9 is closed, a constant voltage DC voltage is output from the constant voltage power supply circuit 10, and the control switch 19 is closed. As a result, power is supplied to the preamplifier circuit 2 and the main amplification circuit 4 and they become operational, and a charging current is supplied to the capacitor 12 through the backflow prevention diode 13, so that the capacitor 12 is charged. Further, when power is supplied, a high voltage is applied to the base of the control transistor 14 through the control switch 19, so that the control transistor 14 is reverse biased and in an off state. In such a state, when a playback operation is performed, a playback operation state is entered, and the signal recorded on the magnetic tape is played back by the playback magnetic head 1. The signal reproduced by the reproducing magnetic head 1 is amplified by a preamplifier circuit 2 and then applied to a variable resistor 3. The reproduced signal applied to the variable resistor 3 is level-adjusted and input to the main amplifier circuit 4, where it is amplified and output to the output terminal 5. The reproduced signal outputted to the output terminal 5 is amplified by an amplifier having a large output, and then applied to a speaker to emit sound. If a muting operation is performed while in such a reproducing operation state, the muting signal generation circuit 2
A muting signal having a level higher than 0 is output, and the muting signal is applied to the base of the muting transistor 6 via the Zener diode 15 and the resistor 16. As a result, the muting transistor 6 is turned on and performs a muting operation, so that no reproduced signal or noise is output to the output terminal 5.

以上の如く再生動作及び通常のミユーテイング
動作は行なわれるが、次に電源スイツチ9の開放
による電源遮断時の動作について説明する。電源
スイツチ9を開放すると、逆流防止用ダイオード
13のアノード側の電源線路11の電位が降下す
ると共に制御スイツチ19が開放される。該制御
スイツチ19が開放されると制御トランジスター
14のベース電位が接地電位に降下する。一方該
制御トランジスター14のエミツタ電位はコンデ
ンサー12に充電されていた電荷によつて高電位
に保持されるため、該制御トランジスター14は
制御スイツチ19が開放されると直ちに順バイア
ス状態となりオン状態に反転する。該制御トラン
ジスター14がオン状態に反転するとそのコレク
タより前記ミユーテイング用トランジスター6の
ベースにバイアス電流が供給される。従つて該ミ
ユーテイング用トランジスター6がオン状態とな
り信号伝送路7を接地する結果電源遮断に伴なう
雑音が出出端子5に出力されることはない。前記
ミユーテイング用トランジスター6へのバイアス
電流はコンデンサー12に充電されていた電荷の
放電によつて供給されるので、該コンデンサー1
2に充電されていた電荷が放電されると制御トラ
ンジスター14及びミユーテイング用トランジス
ター6は共にオフ状態に反転する。
Although the reproducing operation and the normal muting operation are performed as described above, the operation when the power is cut off by opening the power switch 9 will be explained next. When the power switch 9 is opened, the potential of the power line 11 on the anode side of the backflow prevention diode 13 drops and the control switch 19 is opened. When the control switch 19 is opened, the base potential of the control transistor 14 drops to ground potential. On the other hand, since the emitter potential of the control transistor 14 is held at a high potential by the charge stored in the capacitor 12, the control transistor 14 becomes forward biased and turns on immediately when the control switch 19 is opened. do. When the control transistor 14 is turned on, a bias current is supplied from its collector to the base of the mutating transistor 6. Therefore, the muting transistor 6 is turned on and the signal transmission line 7 is grounded, so that noise caused by power cut-off is not output to the output terminal 5. Since the bias current to the mutating transistor 6 is supplied by discharging the charge stored in the capacitor 12, the capacitor 1
When the charge stored in the transistor 2 is discharged, both the control transistor 14 and the muting transistor 6 are turned off.

以上に説明したように本考案のミユーテイング
回路は電源スイツチの開放による電源遮断時に発
生する雑音を抑えることが出来るので、大出力を
有する増幅器に接続されて使用されるテープレコ
ーダーのミユーテイング回路として最適である。
またミユーテイング用トランジスターの動作を制
御する制御トランジスターの動作を電源スイツチ
に連動して切換えられるスイツチによつて制御す
るようにしたので、回路構成が簡単になると共に
電源遮断時の切換動作を確実且つ速やかに行なう
ことが出来るという利点を本考案のミユーテイン
グ回路は有するものである。
As explained above, the muting circuit of the present invention can suppress the noise generated when the power is cut off by opening the power switch, so it is ideal as a muting circuit for a tape recorder connected to a high-output amplifier. be.
In addition, the operation of the control transistor that controls the operation of the muting transistor is controlled by a switch that is switched in conjunction with the power switch, which simplifies the circuit configuration and ensures reliable and quick switching operation when the power is cut off. The muting circuit of the present invention has the advantage of being able to perform the following functions.

【図面の簡単な説明】[Brief explanation of the drawing]

図示した回路は、本考案のミユーテイング回路
の一実施例である。 主な図番の説明、4……主増幅回路、5……出
力端子、6……ミユーテイング用トランジスタ
ー、7……信号伝送路、9……電源スイツチ、1
0……定電圧電源回路、12……コンデンサー、
13……逆流防止用ダイオード、14……制御ト
ランジスター、19……制御スイツチ、20……
ミユーテイング信号発生回路。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers, 4... Main amplifier circuit, 5... Output terminal, 6... Muting transistor, 7... Signal transmission path, 9... Power switch, 1
0... Constant voltage power supply circuit, 12... Capacitor,
13... Backflow prevention diode, 14... Control transistor, 19... Control switch, 20...
Muting signal generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号伝送路と接地間にコレクタ・エミツタ路が
接続されているミユーテイング用トランジスター
と、該ミユーテイング用トランジスターの動作を
制御するべく接続されていると共にオン状態にあ
るとき前記ミユーテイング用トランジスターをオ
ン状態にせしめる制御トランジスターと、電源供
給状態において逆流防止用ダイオードを通して常
時充電されていると共に前記制御トランジスター
の電流供給側に接続されているコンデンサーと、
電源スイツチに連動して切換えられると共に電源
供給状態において前記制御トランジスターを逆バ
イアスするべく接続された制御スイツチとより成
り、電源スイツチの開放による電源遮断時前記制
御スイツチの開放により前記制御トランジスター
を順バイアス状態にせしめ、以つて前記コンデン
サーの放電電流により前記制御トランジスター及
びミユーテイング用トランジスターをオン状態に
せしめるようにしたことを特徴とするテープレコ
ーダーのミユーテイング回路。
a mutating transistor having a collector-emitter path connected between the signal transmission path and ground; and a muting transistor connected to control the operation of the muting transistor and turning on the mutating transistor when in the on state. a control transistor; a capacitor that is constantly charged through a reverse current prevention diode in a power supply state and is connected to the current supply side of the control transistor;
It consists of a control switch that is switched in conjunction with a power switch and is connected to reverse bias the control transistor in the power supply state, and forward bias the control transistor when the power switch is opened and the power is cut off. A muting circuit for a tape recorder, characterized in that the controlling transistor and the mutating transistor are turned on by the discharge current of the capacitor.
JP12260481U 1981-08-19 1981-08-19 Tape recorder muting circuit Granted JPS5830916U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12260481U JPS5830916U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12260481U JPS5830916U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5830916U JPS5830916U (en) 1983-02-28
JPS634292Y2 true JPS634292Y2 (en) 1988-02-03

Family

ID=29916525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12260481U Granted JPS5830916U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS5830916U (en)

Also Published As

Publication number Publication date
JPS5830916U (en) 1983-02-28

Similar Documents

Publication Publication Date Title
JPS6034094Y2 (en) Muting circuit
JPS634292Y2 (en)
JPS634293Y2 (en)
JPS634247Y2 (en)
JPS634291Y2 (en)
JPS6145620Y2 (en)
JPS634290Y2 (en)
JPS6145621Y2 (en)
JPS634288Y2 (en)
JPS6145622Y2 (en)
JPH0145149Y2 (en)
JP2512951Y2 (en) Muting circuit
JPS604306Y2 (en) Tape recorder muting circuit
JPS6017045Y2 (en) Tape recorder muting circuit
JPH021731Y2 (en)
JPS624893Y2 (en)
JPS6017046Y2 (en) Tape recorder muting circuit
JPS5822258Y2 (en) Tape recorder muting circuit
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPS5822257Y2 (en) Tape recorder muting circuit
JPH0356914Y2 (en)
JPH0525085Y2 (en)
JPH0413789Y2 (en)
JPH0425661Y2 (en)
JPH0319108Y2 (en)