JP2512951Y2 - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JP2512951Y2
JP2512951Y2 JP1987174710U JP17471087U JP2512951Y2 JP 2512951 Y2 JP2512951 Y2 JP 2512951Y2 JP 1987174710 U JP1987174710 U JP 1987174710U JP 17471087 U JP17471087 U JP 17471087U JP 2512951 Y2 JP2512951 Y2 JP 2512951Y2
Authority
JP
Japan
Prior art keywords
muting
transistor
control transistor
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987174710U
Other languages
Japanese (ja)
Other versions
JPH0178417U (en
Inventor
英則 藍京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1987174710U priority Critical patent/JP2512951Y2/en
Publication of JPH0178417U publication Critical patent/JPH0178417U/ja
Application granted granted Critical
Publication of JP2512951Y2 publication Critical patent/JP2512951Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、テープレコーダー等の音響機器に使用され
ると共に電源投入時及び遮断時に発生する雑音を抑える
ミューティング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a muting circuit which is used in audio equipment such as a tape recorder and which suppresses noise generated when power is turned on and off.

(ロ)従来の技術 テープデッキと呼ばれる高級なテープレコーダーは大
出力を有する増幅器に接続されて使用されるため、テー
プレコーダーより発生する雑音は増幅器によって増幅さ
れた後スピーカーより大レベルにて放音され使用者に不
快感を与えることになる。テープレコーダーより出力さ
れる雑音としては動作切換に伴なって発生するものがあ
るが、電源の投入及び遮断に伴なって発生する雑音が特
に大きく甚だしい場合にはスピーカーを破損せしめるこ
ともある。斯かる雑音信号の出力動作を阻止する回路と
して、例えば実公昭61−45621号公報に開示されている
ようなミューティング回路がある。
(B) Conventional technology Since a high-grade tape recorder called a tape deck is used by being connected to an amplifier with a large output, the noise generated by the tape recorder is amplified by the amplifier and then emitted at a larger level than the speaker. This will give the user an unpleasant feeling. Some of the noises output from the tape recorder are generated when the operation is switched, but the noises generated when the power is turned on and off are particularly large and may damage the speaker. As a circuit for preventing the output operation of such a noise signal, there is a muting circuit as disclosed in, for example, Japanese Utility Model Publication No. 61-45621.

(ハ)考案が解決しようとする問題点 前述した公報の技術によれば電源投入時及び電源遮断
時に発生する雑音を抑えることが出来るものの電源投入
時における制御動作と電源遮断時におけるミューティン
グ制御動作が別々の回路によって行なわれるため回路構
成が複雑になるという問題がある。本考案は、斯かる点
を改良したミューティング回路を提供しようとするもの
である。
(C) Problems to be solved by the invention According to the technology of the above publication, noise generated at power-on and power-off can be suppressed, but control operation at power-on and muting control operation at power-off However, there is a problem that the circuit configuration becomes complicated because the steps are performed by separate circuits. The present invention is intended to provide a muting circuit that is improved in this respect.

(ニ)問題点を解決するための手段 本考案のミューティング回路は、信号伝送路と接地間
にコレクタ・エミッタ路が接続されているミューティン
グ用トランジスターの動作を制御するべく接続されてい
る制御トランジスターと、定電圧電源回路の出力端子に
出力される電圧を前記制御トランジスターのエミッタに
導く第1ダイオードと、前記定電圧電源回路の出力端子
に直流電圧が出力されているとき第2ダイオードを通し
て常時充電された状態にある第1コンデンサーと、該第
1コンデンサーの充電端子と前記制御トランジスターの
エミッタとの間に接続されていると共に電源遮断時該第
1コンデンサーの放電電流を該制御トランジスターのエ
ミッタに導く第3ダイオードと、前記制御トランジスタ
ーのベース回路に接続されていると共に第2コンデンサ
ーを含む時定数回路とより構成されている。
(D) Means for solving the problem The muting circuit of the present invention is a control connected to control the operation of a muting transistor whose collector / emitter path is connected between the signal transmission path and ground. Through a transistor, a first diode for guiding the voltage output to the output terminal of the constant voltage power supply circuit to the emitter of the control transistor, and a second diode at all times when a DC voltage is output to the output terminal of the constant voltage power supply circuit. It is connected between the first capacitor in a charged state, the charging terminal of the first capacitor and the emitter of the control transistor, and the discharge current of the first capacitor is supplied to the emitter of the control transistor when the power is cut off. Is connected to the leading third diode and the base circuit of the control transistor and It is composed of a time constant circuit including a second capacitor.

(ホ)作用 本考案は、ミューティング用トランジスターの動作を
制御するべく設けられている制御トランジスターの動作
をそのベース回路に設けられている時定数回路により制
御することによって電源投入時及び電源遮断時のミュー
ティング動作を行なうようにしたものである。
(E) Action The present invention controls the operation of the control transistor, which is provided to control the operation of the muting transistor, by the time constant circuit provided in the base circuit thereof. The muting operation of is performed.

(ヘ)実施例 図示した回路は、本考案のミューティング回路の一実
施例である。同図において、(1)は再生用磁気ヘッ
ド、(2)は該磁気ヘッド(1)によって再生された信
号が入力されると共に該信号を増幅する前置増幅回路、
(3)は該前置増幅回路(2)によって増幅された信号
が印加されると共に該信号のレベルを調整する可変抵抗
器、(4)は該可変抵抗器(3)によってレベル調整さ
れた信号が入力されると共に該信号を増幅する主増幅回
路、(5)は該主増幅回路(4)によって増幅された信
号が印加されると共に大出力た有する増幅器の入力端子
に接続される出力端子である。(6)はコレクタが信号
伝送路(7)に接続されていると共にエミッタが接地さ
れているミューティング用トランジスターであり、オン
状態にあるとき前記信号伝送路(7)を流れる信号を側
路する作用を有している。(8)は商用交流電源に接続
される電源端子、(9)は電源投入時閉成される電源ス
イッチ、(10)は該電源スイッチ(9)の閉成により入
力される直流電源を整流すると共に定電圧化された直流
電圧を出力端子(11)に出力する定電圧電源回路であ
る。(12)はエミッタが第1ダイオード(13)を介して
前記定電圧電源回路(10)の出力端子(11)に接続され
ていると共にコレクタがツェナーダイオード(14)及び
抵抗(15)を介して前記ミューティング用トランジスタ
ー(6)のベースに接続されている制御トランジスタ
ー、(16)は前記定電圧電源回路(10)の出力端子(1
1)に直流電圧が出力されているとき第2ダイオード
(7)を通して供給される電流によって充電された状態
にある第1コンデンサー、(18)は該第1コンデンサー
(16)の充電端子(19)と前記制御トランジスター(1
2)のエミッタとの間に接続されていると共に電源遮断
時前記第1コンデンサー(16)の放電電荷を前記制御ト
ランジスター(12)のエミッタに導く第3ダイオードで
ある。(20)は前記制御トランジスター(12)のベース
回路に接続されている時定数回路であり、第2コンデン
サー(21)、該コンデンサー(21)の充電端子(22)と
前記定電圧電源回路(10)の出力端子(11)との間に接
続されている第1抵抗(23)、該コンデンサー(21)の
充電端子(22)と前記制御トランジスター(12)のベー
スとの間に接続されている第2抵抗(24)及び前記定電
圧電源回路(10)の出力端子(11)と接地間に接続され
ている第3抵抗(25)とより構成されている。(26)は
ミューティング操作時高レベルのミューティング信号を
出力するミューティング信号発生回路であり、その出力
信号がツェナーダイオード(14)及び抵抗(15)を介し
て前記ミューティング用トランジスター(6)のベース
に印加されるように接続されている。以上の如く本考案
のミューティング回路は構成されており、次に斯かる回
路の動作について説明する。
(F) Embodiment The illustrated circuit is an embodiment of the muting circuit of the present invention. In the figure, (1) is a reproducing magnetic head, (2) is a preamplifier circuit for inputting a signal reproduced by the magnetic head (1) and amplifying the signal.
(3) is a variable resistor which is applied with the signal amplified by the preamplifier circuit (2) and adjusts the level of the signal, and (4) is a signal whose level is adjusted by the variable resistor (3) Is a main amplifier circuit that amplifies the signal at the same time as is input, and (5) is an output terminal that is connected to the input terminal of an amplifier that has a large output and to which the signal amplified by the main amplifier circuit (4) is applied. is there. (6) is a muting transistor whose collector is connected to the signal transmission line (7) and whose emitter is grounded, and which bypasses the signal flowing through the signal transmission line (7) when it is in the ON state. Has an effect. (8) is a power supply terminal connected to a commercial AC power supply, (9) is a power supply switch that is closed when the power is turned on, and (10) is a DC power supply that is input by closing the power supply switch (9). A constant-voltage power supply circuit that outputs a constant-voltage DC voltage to the output terminal (11). In (12), the emitter is connected to the output terminal (11) of the constant voltage power supply circuit (10) through the first diode (13), and the collector is connected through the Zener diode (14) and the resistor (15). A control transistor (16) connected to the base of the muting transistor (6) is an output terminal (1) of the constant voltage power supply circuit (10).
The first capacitor (18) is in a state of being charged by the current supplied through the second diode (7) when the DC voltage is output to 1), and the charging terminal (19) of the first capacitor (16) is And the control transistor (1
The third diode is connected between the emitter of 2) and guides the discharge charge of the first capacitor (16) to the emitter of the control transistor (12) when the power is cut off. ( 20 ) is a time constant circuit connected to the base circuit of the control transistor (12), and includes a second capacitor (21), a charging terminal (22) of the capacitor (21) and the constant voltage power supply circuit (10). ) Connected to the output terminal (11) of the control resistor (23), the charging terminal (22) of the capacitor (21) and the base of the control transistor (12). It is composed of a second resistor (24) and a third resistor (25) connected between the output terminal (11) of the constant voltage power supply circuit (10) and the ground. (26) is a muting signal generating circuit for outputting a high level muting signal during a muting operation, the output signal of which is transmitted through the zener diode (14) and the resistor (15) to the muting transistor (6). Is connected to be applied to the base of the. The muting circuit of the present invention is constructed as described above. Next, the operation of such a circuit will be described.

図示した状態は非電源供給状態であり、この状態にお
いて電源スイッチ(9)を閉成すると定電圧電源回路
(10)の出力端子(11)に定電圧化された直流電圧が出
力される。前記出力端子(11)に直流電圧が出力される
と前置増幅回路(2)及び主増幅回路(4)に電源が供
給されて動作状態になると共に第1ダイオード(13)を
介して制御トランジスター(12)のエミッタの高電圧が
印加される。また、前記制御トランジスター(12)のベ
ース回路(20)に接続されている第2コンデンサー(2
1)に第1抵抗(23)及び第2抵抗(24)を通して充電
電流が流れ、その充電動作が行なわれている間前記制御
トランジスター(12)はバイアスされて導通状態にな
る。前記制御トランジスター(12)がオン状態になると
そのコレクタによりツェナーダイオード(14)及び抵抗
(15)を通してミューティング用トランジスター(6)
のベースにバイアス電流が供給されるので、該ミューテ
ィング用トランジスター(6)は所定時間オン状態にな
る。それ故前記ミューティング用トランジスター(6)
によって信号伝送路(7)が接地されることになり、雑
音信号が出力端子(5)に出力されることはない。電源
スイッチ(9)の閉成後所定時間経過すると時定数回路
20)を構成する第2コンデンサー(21)の充電動作が
終了するため制御トランジスター(12)が非導通状態に
反転し、その反転に伴なってミューティング用トランジ
スター(6)が非導通状態に反転する。斯かる状態にお
いて、再生操作をするとテープレコーダーは再生動作状
態になり、再生用磁気ヘッド(1)によって磁気テープ
に録音されている信号が再生される。前記再生用磁気ヘ
ッド(1)によって再生された信号は前置増幅回路
(2)により増幅された後可変抵抗器(3)に印加され
てそのレベルが調整される。前記可変抵抗器(3)によ
ってレベル調整された再生信号は、主増幅回路(4)に
入力されて増幅された後出力端子(5)に出力される。
前記出力端子(5)に出力された再生信号は大出力を有
する増幅器によって増幅された後スピーカーに印加され
て放音される。斯かる再生動作状態にあるときミューテ
ィング操作をするとミューティング信号発生回路(26)
より高レベルのミューティング信号が出力され、該ミュ
ーティング信号がツェナーダイオード(14)及び抵抗
(15)を介してミューティング用トランジスター(6)
のベースに印加される。その結果、前記ミューティング
用トランジスター(6)がオン状態に反転してミューテ
ィング動作を行なうので、再生信号や雑音が出力端子
(5)に出力されることはない。また、前述した各動作
が行なわれているとき第1コンデンサー(16)は第2ダ
イオード(17)を通して供給される充電電流によって充
電された状態にある。
The illustrated state is a non-power supply state, and when the power switch (9) is closed in this state, a constant DC voltage is output to the output terminal (11) of the constant voltage power circuit (10). When a DC voltage is output to the output terminal (11), power is supplied to the preamplifier circuit (2) and the main amplifier circuit (4) so that the preamplifier circuit (2) and the main amplifier circuit (4) are in an operating state and a control transistor is provided via a first diode (13). The high voltage of the emitter of (12) is applied. Also, the second capacitor (2) connected to the base circuit ( 20 ) of the control transistor (12).
A charging current flows through 1) through the first resistor (23) and the second resistor (24), and the control transistor (12) is biased into a conducting state during the charging operation. When the control transistor (12) is turned on, the collector of the control transistor (12) passes through the Zener diode (14) and the resistor (15) to provide a muting transistor (6).
Since a bias current is supplied to the base of the muting transistor 6, the muting transistor (6) is turned on for a predetermined time. Therefore, the muting transistor (6)
As a result, the signal transmission path (7) is grounded, and no noise signal is output to the output terminal (5). When a predetermined time has passed after the power switch (9) was closed, the charging operation of the second capacitor (21) constituting the time constant circuit ( 20 ) is completed, so that the control transistor (12) is inverted to the non-conduction state, and its inversion is performed. Accordingly, the muting transistor (6) is turned off. When a reproducing operation is performed in such a state, the tape recorder enters a reproducing operation state, and the signal recorded on the magnetic tape is reproduced by the reproducing magnetic head (1). The signal reproduced by the reproducing magnetic head (1) is amplified by the preamplifier circuit (2) and then applied to the variable resistor (3) to adjust its level. The reproduction signal whose level has been adjusted by the variable resistor (3) is input to the main amplifier circuit (4) and amplified, and then output to the output terminal (5).
The reproduction signal output to the output terminal (5) is amplified by an amplifier having a large output and then applied to a speaker to emit a sound. Muting signal generation circuit (26) when performing a muting operation in such a reproduction operation state
A higher level muting signal is output, and the muting signal is passed through the Zener diode (14) and the resistor (15) to the muting transistor (6).
Applied to the base of. As a result, the muting transistor (6) is inverted to the on state to perform the muting operation, so that the reproduced signal or noise is not output to the output terminal (5). In addition, the first capacitor (16) is in a state of being charged by the charging current supplied through the second diode (17) while the above-described operations are being performed.

以上の如く電源投入時における雑音防止動作及び通常
のミューティング動作は行なわれるが、次に電源スイッ
チ(9)の開放による電源遮断時の動作について説明す
る。前記電源スイッチ(9)を開放すると定電圧電源回
路(10)の出力端子(11)の電位が降下するため、時定
数回路(20)を構成する第2コンデンサー(21)に充電
されていた電荷が第1抵抗(23)及び第3抵抗(25)を
通して放電される。前記第2コンデンサー(21)に充電
されていた電荷が放電されると制御トランジスター(1
2)のベースー電位は降下するが、そのエミッタ電位は
第1コンデンサー(16)に充電されていた電荷によって
その降下が遅延せしめられる。それ故電源遮断により定
電圧電源回路(10)の出力端子(11)の電位が降下する
と第1コンデンサー(16)の放電電荷によって制御トラ
ンジスター(12)が所定時間オン状態になり、その間そ
のコレクタより前記ミューティング用トランジスター
(6)のベースにバイアス電流が供給される。従って、
該ミューティング用トランジスター(6)がオン状態と
なり、信号伝送路(7)を接地する結果、電源遮断に伴
なって発生する雑音信号が出力端子(5)に出力される
ことはない。前記ミューティング用トランジスター
(6)へのバイアス電流は、第1コンデンサー(16)に
充電されていた電荷の放電によって供給されるので、該
第1コンデンサー(16)の充電電荷が放電されると制御
トランジスター(12)及びミューティング用トランジス
ター(6)はオフ状態に反転する。
The noise prevention operation and the normal muting operation are performed when the power is turned on as described above. Next, the operation when the power is cut off by opening the power switch (9) will be described. When the power switch (9) is opened, the potential of the output terminal (11) of the constant voltage power supply circuit (10) drops, so the electric charge stored in the second capacitor (21) forming the time constant circuit ( 20 ) is charged. Are discharged through the first resistor (23) and the third resistor (25). When the charge stored in the second capacitor (21) is discharged, the control transistor (1
The base potential of 2) drops, but its emitter potential is delayed by the charge stored in the first capacitor (16). Therefore, when the potential of the output terminal (11) of the constant voltage power supply circuit (10) drops due to power interruption, the control transistor (12) is turned on for a predetermined time by the discharge charge of the first capacitor (16), A bias current is supplied to the base of the muting transistor (6). Therefore,
As a result of turning on the muting transistor (6) and grounding the signal transmission path (7), a noise signal generated due to power interruption is not output to the output terminal (5). Since the bias current to the muting transistor (6) is supplied by discharging the electric charge charged in the first capacitor (16), it is controlled when the charged electric charge in the first capacitor (16) is discharged. The transistor (12) and the muting transistor (6) are turned off.

尚、本実施例では、電源スイッチ(9)の開閉によっ
て電源の遮断及び供給を行なった場合の動作について説
明したが、該電源スイッチ(9)を閉成したままでタイ
マー装置によって電源供給を制御する場合にも同様な動
作を行なうことが出来る。
In the present embodiment, the operation when the power is cut off and supplied by opening and closing the power switch (9) has been described, but the power supply is controlled by the timer device while the power switch (9) is closed. The same operation can be performed in the case of performing.

(ト)考案の効果 本考案のミューティング回路は、ミューティング用ト
ランジスターの動作を制御するべく接続されている制御
トランジスターの電源投入時及び電源遮断時における動
作を該制御トランジスターのベース回路に設けられてい
る時定数回路によって制御するように構成したので、即
ち同一の時定数回路を利用して電源投入時及び電源遮断
時のミューティング動作を行うように構成したので、回
路構成が非常に簡単になるという利点を有している。
(G) Effect of the Invention The muting circuit of the present invention is provided in the base circuit of the control transistor for the operation of the control transistor connected to control the operation of the muting transistor when the power is turned on and off. Since it is configured to be controlled by the time constant circuit, that is, the same time constant circuit is used to perform the muting operation at power-on and power-off, the circuit configuration is very simple. Has the advantage that

また、本考案は、電源投入時定電圧電源回路の出力端
子に出力される直流電圧を第1ダイオードを介して直接
制御トランジスターのエミッタに印加させると共に電源
遮断時に放電電流を動作電源として供給するべく設けら
れている第1コンデンサーの充電端子と前記制御トラン
ジスターのエミッタとの間に第3ダイオードを接続した
ので、前記第1コンデンサーの充電動作による影響を受
けることなく前記制御トランジスターのエミッタ電位を
電源投入時に急速に上昇させることが出来る。それ故、
本考案は、電源投入時のミューティング動作を瞬時に行
うことが出来、本考案のミューティング回路は、大出力
を有する増幅器に接続されて使用されるテープレコーダ
ーのミューティング回路として最適なものである。
In addition, the present invention is to apply the DC voltage output to the output terminal of the constant voltage power supply circuit when the power is turned on to the emitter of the control transistor directly through the first diode, and to supply the discharge current as the operating power when the power is cut off. Since the third diode is connected between the charging terminal of the provided first capacitor and the emitter of the control transistor, the emitter potential of the control transistor is turned on without being affected by the charging operation of the first capacitor. Sometimes it can rise rapidly. Therefore,
The present invention can instantly perform the muting operation when the power is turned on, and the muting circuit of the present invention is most suitable as a muting circuit of a tape recorder used by being connected to an amplifier having a large output. is there.

【図面の簡単な説明】[Brief description of drawings]

図示した回路は、本考案のミューティング回路の一実施
例である。 主な図番の説明 (6)…ミューティング用トランジスター、(7)…信
号伝送路、(9)…電源スイッチ、(10)…定電圧電源
回路、(12)…制御トランジスター、(13)…第1ダイ
オード、(16)…第1コンデンサー、(17)…第2ダイ
オード、(18)…第3ダイオード、(20)…時定数回
路、(21)…第2コンデンサー。
The circuit shown is an example of the muting circuit of the present invention. Description of main drawing numbers (6) ... Muting transistor, (7) ... Signal transmission line, (9) ... Power switch, (10) ... Constant voltage power supply circuit, (12) ... Control transistor, (13) ... First diode, (16) ... First capacitor, (17) ... Second diode, (18) ... Third diode, ( 20 ) ... Time constant circuit, (21) ... Second capacitor.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】信号伝送路と接地間にコレクタ・エミッタ
路が接続されていると共にオン状態にあるときミューテ
ィング動作を成すミューティング用トランジスターと、
該ミューティング用トランジスターの動作を制御するべ
くコレクタが該ミューティング用トランジスターのベー
スに接続されていると共にオン状態にあるとき該ミュー
ティング用トランジスターをオン状態にせしめる制御ト
ランジスターと、電源が供給されているとき出力端子に
所定の直流電圧を出力する定電圧電源回路と、該定電圧
電源回路の出力端子にアノードが接続されていると共に
カソードが前記制御トランジスターのエミッタに接続さ
れている第1ダイオードと、前記定電圧電源回路の出力
端子にアノードが接続されていると共にカソードが第1
コンデンサーの充電端子に接続され、且つ該出力端子に
直流電圧が出力された状態にあるとき該第1コンデンサ
ーを充電する第2ダイオードと、前記第1コンデンサー
の充電端子にアノードが接続されていると共にカソード
が前記制御トランジスターのエミッタに接続され、且つ
電源遮断時該第1コンデンサーの放電電流を該制御トラ
ンジスターのエミッタに動作電源として供給する第3ダ
イオードと、前記制御トランジスターのベース回路に接
続されていると共に電源投入時該制御トランジスターの
ベース電圧を所定時間低電位に保持し、且つ電源遮断時
充電電荷が放電せしめられ該制御トランジスターのベー
ス電位を速やかに低下せしめる第2コンデンサーを含む
時定数回路とより成り、電源投入により前記定電圧電源
回路の出力端子に直流電圧が出力されると該直流電圧を
前記第1ダイオードを介して前記制御トランジスターの
エミッタに印加せしめると共に前記時定数回路による該
制御トランジスターのベース電位の低電位保持により該
制御トランジスターを所定時間オン状態にせしめ、以っ
て前記ミューティング用トランジスターを所定時間オン
状態にし、電源遮断により前記定電圧電源回路の出力端
子の電圧が低下したとき前記第1コンデンサーの放電電
流を前記第3ダイオードを介して前記制御トランジスタ
ーのエミッタに印加せしめると共に前記時定数回路によ
る該制御トランジスターのベース電位の低下動作により
該制御トランジスターを所定時間オン状態にせしめ、以
って前記ミューティング用トランジスターを所定時間オ
ン状態にするようにしたことを特徴とするミューティン
グ回路。
1. A muting transistor which performs a muting operation when a collector-emitter path is connected between a signal transmission path and ground and is in an on state.
A collector is connected to the base of the muting transistor to control the operation of the muting transistor, and a control transistor for turning the muting transistor on when the muting transistor is in an on state, and power is supplied. A constant voltage power supply circuit that outputs a predetermined DC voltage to the output terminal when the output terminal is in the open state; and a first diode whose anode is connected to the output terminal of the constant voltage power supply circuit and whose cathode is connected to the emitter of the control transistor. , The anode is connected to the output terminal of the constant voltage power supply circuit, and the cathode is the first
A second diode connected to the charging terminal of the capacitor and charging the first capacitor when a DC voltage is output to the output terminal; and an anode connected to the charging terminal of the first capacitor The cathode is connected to the emitter of the control transistor, and is connected to a third diode that supplies the discharge current of the first capacitor to the emitter of the control transistor as an operating power when the power is cut off, and to the base circuit of the control transistor. A time constant circuit including a second capacitor that holds the base voltage of the control transistor at a low potential for a predetermined time when the power is turned on, and discharges the charge when the power is turned off to quickly reduce the base potential of the control transistor. And the output terminal of the constant voltage power supply circuit when the power is turned on. When the flowing voltage is output, the DC voltage is applied to the emitter of the control transistor through the first diode, and the base potential of the control transistor is kept low by the time constant circuit to turn on the control transistor for a predetermined time. The muting transistor is turned on for a predetermined time, and when the voltage of the output terminal of the constant voltage power supply circuit is lowered by shutting off the power, the discharge current of the first capacitor is passed through the third diode. Is applied to the emitter of the control transistor, and the base potential of the control transistor is lowered by the time constant circuit to turn the control transistor on for a predetermined time, thereby turning on the muting transistor for a predetermined time. Characterized by doing Muting circuit.
JP1987174710U 1987-11-16 1987-11-16 Muting circuit Expired - Lifetime JP2512951Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987174710U JP2512951Y2 (en) 1987-11-16 1987-11-16 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987174710U JP2512951Y2 (en) 1987-11-16 1987-11-16 Muting circuit

Publications (2)

Publication Number Publication Date
JPH0178417U JPH0178417U (en) 1989-05-26
JP2512951Y2 true JP2512951Y2 (en) 1996-10-02

Family

ID=31466551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987174710U Expired - Lifetime JP2512951Y2 (en) 1987-11-16 1987-11-16 Muting circuit

Country Status (1)

Country Link
JP (1) JP2512951Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020178148A (en) * 2019-04-15 2020-10-29 アルパイン株式会社 Audio device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020178148A (en) * 2019-04-15 2020-10-29 アルパイン株式会社 Audio device

Also Published As

Publication number Publication date
JPH0178417U (en) 1989-05-26

Similar Documents

Publication Publication Date Title
JP2512951Y2 (en) Muting circuit
JPS634293Y2 (en)
US3995315A (en) Audio circuit with noise muting feature
JPS634247Y2 (en)
JPS634292Y2 (en)
JPS5822258Y2 (en) Tape recorder muting circuit
JPS606892Y2 (en) Tape recorder muting circuit
JPH021731Y2 (en)
US4366513A (en) Tape recorder with noise blanking circuit
JPH0413789Y2 (en)
JPS6017046Y2 (en) Tape recorder muting circuit
JPS6145620Y2 (en)
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPS604306Y2 (en) Tape recorder muting circuit
JPS634288Y2 (en)
JPS5822257Y2 (en) Tape recorder muting circuit
JPS5814410Y2 (en) Tape recorder erasing device
JPH0145149Y2 (en)
JPS634291Y2 (en)
JPH075521Y2 (en) Tape player
JPS634290Y2 (en)
JPH0425630B2 (en)
JP3079797B2 (en) Constant voltage power supply circuit
JP3530326B2 (en) Amplifier
JPS6131369Y2 (en)