JPH0425630B2 - - Google Patents

Info

Publication number
JPH0425630B2
JPH0425630B2 JP18354784A JP18354784A JPH0425630B2 JP H0425630 B2 JPH0425630 B2 JP H0425630B2 JP 18354784 A JP18354784 A JP 18354784A JP 18354784 A JP18354784 A JP 18354784A JP H0425630 B2 JPH0425630 B2 JP H0425630B2
Authority
JP
Japan
Prior art keywords
circuit
power
voltage
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18354784A
Other languages
Japanese (ja)
Other versions
JPS6161207A (en
Inventor
Hidenori Aikyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP18354784A priority Critical patent/JPS6161207A/en
Publication of JPS6161207A publication Critical patent/JPS6161207A/en
Publication of JPH0425630B2 publication Critical patent/JPH0425630B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、テープレコーダーに関し特に雑音信
号が出力されないようにしたミユーテイング回路
に係る。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a tape recorder, and particularly relates to a muting circuit that prevents noise signals from being output.

(ロ) 従来の技術 テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源の投入及び遮断に伴なつて発生する雑音が特に
大きく甚だしい場合にはスピーカーを破損せしめ
ることもある。斯かる雑音信号が出力されないよ
うにするためにミユーテイング回路と呼ばれる回
路を備えたテープレコーダーが普及しており、斯
かるミユーテイング回路としては、例えば実開昭
58−71215号公報に開示されたものがある。
(b) Conventional technology A high-grade tape recorder called a tape deck is used by being connected to an amplifier with a high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted at a high level from the speaker. This will cause discomfort to the user. Some of the noise output from a tape recorder is generated when switching operations, but if the noise generated when the power is turned on and off is especially large and severe, it may damage the speaker. In order to prevent such noise signals from being output, tape recorders equipped with a circuit called a muting circuit are becoming popular.
There is one disclosed in Publication No. 58-71215.

(ハ) 発明が解決しようとする問題点 前述した公報には、電源投入時及び電源遮断時
に発生する雑音が出力されないようにした技術が
開示されているが、斯かる技術における電源電圧
の検出動作は定電圧電源回路の出力電圧を検出す
ることによつて行なわれるのでミユーテイング動
作の開始時間が電源投入時及び電源遮断時遅れる
という問題がある。本発明は、斯かる点を改良し
たミユーテイング回路を提供しようとするもので
ある。
(c) Problems to be solved by the invention The above-mentioned gazette discloses a technique that prevents the output of the noise that occurs when the power is turned on and when the power is turned off, but the power supply voltage detection operation in this technique is Since this is performed by detecting the output voltage of the constant voltage power supply circuit, there is a problem that the start time of the muting operation is delayed when the power is turned on and when the power is turned off. The present invention aims to provide a muting circuit that is improved in this respect.

(ニ) 問題点を解決するための手段 本発明は信号伝送路を流れる信号を側路せしめ
るミユーテイング手段と、動作状態にあるとき該
ミユーテイング手段を動作せしめる信号を出力す
ると共にトリガー動作により所定時間動作状態に
なる反転回路と、定電圧回路から直流電圧が出力
されると所定時間動作状態になりその間前記反転
回路を動作状態にせしめる制御回路と、録音再生
切換スイツチに連動して切換えられると共に前記
反転回路をトリガーするトリガースイツチとより
成り、電源投入時と遮断時におけるミユーテイン
グ動作の開始を定電圧回路の入力側の電圧を利用
することによつて行なうようにしたものである。
(d) Means for Solving the Problems The present invention provides a muting means for bypassing a signal flowing through a signal transmission path, and a muting means that outputs a signal to operate the muting means when in an operating state and operates for a predetermined time by a trigger operation. an inverting circuit that enters the inverting state, a control circuit that becomes operational for a predetermined period of time when a DC voltage is output from the constant voltage circuit, and keeps the inverting circuit in the operating state during that time; It consists of a trigger switch that triggers the circuit, and the muting operation is started when the power is turned on and off by using the voltage on the input side of the constant voltage circuit.

(ホ) 作用 本発明は整流平滑回路によつて整流平滑された
直流電圧を定電圧化する定電圧回路の入力電圧の
電源投入時及び電源遮断時における立上がり及び
立下がり特性が定電圧回路の出力電圧の特性と比
較して早いという特性を利用してミユーテイング
動作を行なうようにしたものである。
(e) Effect The present invention provides a constant voltage circuit that converts a DC voltage rectified and smoothed by a rectifying and smoothing circuit into a constant voltage. The muting operation is performed by utilizing the characteristic that the voltage is faster compared to the voltage characteristic.

(ヘ) 実施例 図示した回路は、本発明のミユーテイング回路
の一実施例であり、同図において、1は磁気テー
プに録音されている信号を再生する磁気ヘツド、
2は該磁気ヘツド1によつて再生された信号が印
加されると共に該信号を増幅する前置増幅回路、
3は該前置増幅回路2によつて増幅回された信号
が印加されると共にそのレベルを調整する可変抵
抗器、4は該可変抵抗器3によつてレベル調整さ
れた信号が入力されると共に該信号を増幅する主
増幅回路、5は該主増幅回路4によつて増幅され
た信号が印加されると共に大出力を有する増幅器
の入力端子に接続される出力端子である。6はコ
レクタが信号伝送路7に接続されていると共にエ
ミツタが接地されているミユーテイング用トラン
ジスターであり、導通状態にあるとき前記信号伝
送路7を流れる信号を側路する作用を有してい
る。8は商用交流電源に接続される電源端子、9
は電源投入時閉成される電源スイツチ、10は該
電源スイツチ9の閉成により入力される交流電源
を降圧する電源トランス、11は該電源トランス
10を通して入力される交流電源を整流平滑する
整流平滑回路であり、整流器12及び平滑用コン
デンサー13により構成されている。14は前記
整流平滑回路11によつて整流平滑された直流電
圧が印加されると共に該電圧を定電圧化し前記増
幅回路2,4に電源を供給する定電圧回路であ
り、トランジスター15、ツエナーダイオード1
6、バイアス抵抗17及びコンデンサー18,1
9より構成されている。20は前記整流平滑回路
11からの電流がツエナーダイオード21及び逆
流防止用ダイオード22を通して印加されるコン
デンサーであり、電源供給状態にあるとき常時充
電された状態にある。23は前記コンデンサー2
0の充電端子から動作電源が供給される第
1NAND回路24及び第2NAND回路25によつ
て構成されていると共にコンデンサー26及び抵
抗27によつて反転動作時間が設定されている反
転回路であり、前記ミユーテイング用トランジス
ター6の動作を制御するべく第1NAND回路24
の出力端子はツエナーダイオード28及び抵抗2
9を介して該ミユーテイング用トランジスター6
のベースに接続されている。30はテープレコー
ダーの録音動作と再生動作とを切換える録音再生
切換スイツチに連動して切換えられるがトリガー
スイツチであり、再生側端子P及び録音側端子R
は互いに接続されていると共に前記ツエナーダイ
オード21のアノードに接続されている。また前
記トリガースイツチ30の共通端子Cは抵抗31
を介して接地されていると共に抵抗32を介して
前記第1NAND回路24の入力端子に接続されて
いる。33は前記定電圧回路14によつて定電圧
化された電圧を前記コンデンサー20の充電端子
に印加せしめる逆流防止用ダイオード、34は前
記定電圧回路14により定電圧が出力されると所
定時間動作状態になると共に前記反転回路23を
動作状態にせしめる制御回路であり、コンデンサ
ー35及び抵抗36より成る時定数回路37、該
時定数回路37からベース電流が供給されると共
にエミツタが接地され、且つコレクタがダイオー
ド38を介して前記第1NAND回路24の入力端
子に接続されている制御トランジスター39等よ
り構成されている。40は前記制御トランジスタ
ー39のコレクタと接地間に接続されていると共
にチヤタリングを防止するコンデンサー、41は
該コンデンサー40に充電された電荷を放電せし
める作用を成す抵抗である。また反転回路23を
構成する抵抗27に並列接続されているダイオー
ド42はコンデンサー26の充電電荷を放電せし
める作用を成すものである。斯かる回路構成にお
いて、制御回路34を構成する時定数回路37の
時定数は反転回路23の反転動作時間よりも長く
なるように設定されている。
(F) Embodiment The illustrated circuit is an embodiment of the muting circuit of the present invention, and in the figure, 1 is a magnetic head for reproducing signals recorded on a magnetic tape;
2 is a preamplifier circuit to which a signal reproduced by the magnetic head 1 is applied and which amplifies the signal;
3 is a variable resistor to which the signal amplified by the preamplifier circuit 2 is applied and whose level is adjusted; 4 is a variable resistor to which the signal whose level has been adjusted by the variable resistor 3 is inputted; A main amplifier circuit 5 for amplifying the signal is an output terminal to which the signal amplified by the main amplifier circuit 4 is applied and is connected to an input terminal of an amplifier having a large output. A mutating transistor 6 has a collector connected to the signal transmission path 7 and an emitter grounded, and has the function of bypassing the signal flowing through the signal transmission path 7 when in a conductive state. 8 is a power terminal connected to a commercial AC power supply, 9
10 is a power transformer that steps down the input AC power when the power switch 9 is closed; 11 is a rectifier and smoother that rectifies and smoothes the AC power input through the power transformer 10; This circuit is composed of a rectifier 12 and a smoothing capacitor 13. Reference numeral 14 denotes a constant voltage circuit to which the DC voltage rectified and smoothed by the rectifying and smoothing circuit 11 is applied, and also makes the voltage constant and supplies power to the amplifier circuits 2 and 4.
6, bias resistor 17 and capacitor 18,1
It is composed of 9. 20 is a capacitor to which the current from the rectifying and smoothing circuit 11 is applied through a Zener diode 21 and a backflow prevention diode 22, and is constantly charged when power is supplied. 23 is the capacitor 2
The operating power is supplied from the charging terminal of
The inverting circuit is constituted by a 1NAND circuit 24 and a second NAND circuit 25, and has an inversion operation time set by a capacitor 26 and a resistor 27. circuit 24
The output terminal is a Zener diode 28 and a resistor 2
9 to the mutating transistor 6
connected to the base of. 30 is a trigger switch which is switched in conjunction with a recording/playback switch that switches between recording and playback operations of the tape recorder, and has a playback side terminal P and a recording side terminal R.
are connected to each other and to the anode of the Zener diode 21. Further, the common terminal C of the trigger switch 30 is connected to a resistor 31.
It is grounded via a resistor 32 and connected to the input terminal of the first NAND circuit 24 via a resistor 32. 33 is a backflow prevention diode that applies the voltage regulated by the constant voltage circuit 14 to the charging terminal of the capacitor 20; 34 is in an operating state for a predetermined time when the constant voltage is outputted by the constant voltage circuit 14; This is a control circuit that puts the inverting circuit 23 into operation when the inversion circuit 23 becomes active, and includes a time constant circuit 37 consisting of a capacitor 35 and a resistor 36. A base current is supplied from the time constant circuit 37, the emitter is grounded, and the collector is It is composed of a control transistor 39 and the like connected to the input terminal of the first NAND circuit 24 via a diode 38. A capacitor 40 is connected between the collector of the control transistor 39 and ground to prevent chattering, and a resistor 41 serves to discharge the charge stored in the capacitor 40. Further, a diode 42 connected in parallel to the resistor 27 constituting the inverting circuit 23 functions to discharge the charge stored in the capacitor 26. In such a circuit configuration, the time constant of the time constant circuit 37 constituting the control circuit 34 is set to be longer than the inversion operation time of the inversion circuit 23.

以上の如く本発明のミユーテイング回路は構成
されており、次に斯かる回路の動作について説明
する。図示した状態は非電源供給状態であり、こ
の状態において電源スイツチ9を閉成すると電源
トランス10によつて降圧された交流電源が整流
平滑回路11に印加されて直流電圧に変換され
る。前記整流平滑回路11によつて整流平滑され
た直流電圧は定電圧回路14によつて定電化され
た後前置増幅回路2及び主増幅回路4に供給され
る。電源スイツチ9を閉成すると斯かる動作が行
なわれて電源供給が行なわれるが整流平滑回路1
1の出力端子Aの電圧は定電圧回路14の出力端
子Bの電圧よりも早く上昇する。従つて電源スイ
ツチ9が閉成されると整流平滑回路11の出力端
子Aよりツエナーダイオード21及び逆流防止用
ダイオード22を通してコンデンサー20に充電
電流が流れ、該コンデンサー20は直ちに充電さ
れる。該コンデンサー20の充電が行なわれると
その充電端子より反転回路23を構成する第
1NAND回路24及び第2NAND回路25に動作
電源が供給される。前記第1NAND回路24に電
源が供給されると該第1NAND回路24の一方の
入力端子のレベルはL(低い)レベルにあるため
該第1NAND回路24の出力端子にはH(高い)
レベルの信号が出力される。該第1NAND回路2
4の出力端子にHレベルの信号が出力されると第
2NAND回路25の出力がLレベルになるのでコ
ンデンサー26の充電電流が無くなるまで第
1NAND回路24の出力端子にはHレベルの信号
が出力される。また定電圧回路14の出力端子B
に定電圧化された直流電圧が出力されると時定数
回路37を通して制御トランジスター39のベー
スにバイアス電流が流れ、該制御トランジスター
39は所定時間導通状態に保持される。該制御ト
ランジスター39が導通状態にあるとき第
1NAND回路24の入力端子はLレベルに保持さ
れるため該第1NAND回路24の出力端子にはH
レベルの信号が出力されることになる。従つて電
源スイツチ9が閉成された時から定電圧回路14
から定電圧化された直流電圧が出力された後所定
時間経過するまでの間反転回路23を構成する第
1NAND回路24の出力端子にはHレベルの信号
が出力されることになる。それ故該第1NAND回
路24からの信号がツエナーダイオード28及び
抵抗29を介して印加されるミユーテイング用ト
ランジスター6はその間導通状態に保持され、該
ミユーテイング用トランジスター6によつて信号
伝送路7が接地されるので雑音等の信号が出力端
子5に出力されることはない。電源スイツチ9の
閉成後所定時間経過すると制御トランジスター3
9が非導通状態に反転し第1NAND回路24の入
力信号のレベルがHレベルになるため該第
1NAND回路24の出力信号はHレベルよりLレ
ベルになる。該第1NAND回路24の出力信号が
Lレベルになると導通状態にあつたミユーテイン
グ用トランジスター6が非導通状態に反転せしめ
られる。斯かる状態において再生操作をするとテ
ープレコーダーは再生動作状態になり、磁気ヘツ
ド1によつて磁気テープに録音されている信号が
再生される。前記磁気ヘツド1によつて再生され
た信号は前置増幅回路2によつて増幅された後可
変抵抗器3に印加される。該可変抵抗器3に印加
された再生信号はレベル調整されて主増幅回路4
に入力され、該主増幅回路4によつて増幅された
後出力端子5に出力される。該出力端子5に出力
された再生信号は大出力を有する増幅器によつて
増幅された後スピーカーに印加されて放音され
る。
The muting circuit of the present invention is constructed as described above, and the operation of this circuit will now be described. The illustrated state is a non-power supply state, and when the power switch 9 is closed in this state, the AC power stepped down by the power transformer 10 is applied to the rectifying and smoothing circuit 11 and converted into a DC voltage. The DC voltage rectified and smoothed by the rectification and smoothing circuit 11 is made constant by a constant voltage circuit 14, and then supplied to the preamplifier circuit 2 and the main amplification circuit 4. When the power switch 9 is closed, this operation is performed and power is supplied to the rectifying and smoothing circuit 1.
The voltage at the output terminal A of the constant voltage circuit 14 rises faster than the voltage at the output terminal B of the constant voltage circuit 14. Therefore, when the power switch 9 is closed, a charging current flows from the output terminal A of the rectifying and smoothing circuit 11 to the capacitor 20 through the Zener diode 21 and the reverse current prevention diode 22, and the capacitor 20 is immediately charged. When the capacitor 20 is charged, the charging terminal of the capacitor 20 is connected to the inverting circuit 23.
Operating power is supplied to the 1NAND circuit 24 and the second NAND circuit 25. When power is supplied to the first NAND circuit 24, the level of one input terminal of the first NAND circuit 24 is at the L (low) level, so the output terminal of the first NAND circuit 24 is at the H (high) level.
A level signal is output. The first NAND circuit 2
When an H level signal is output to the output terminal of
Since the output of the 2NAND circuit 25 goes to L level, the charging current of the capacitor 26 runs out.
An H level signal is output to the output terminal of the 1NAND circuit 24. Also, the output terminal B of the constant voltage circuit 14
When the regulated DC voltage is output, a bias current flows through the time constant circuit 37 to the base of the control transistor 39, and the control transistor 39 is maintained in a conductive state for a predetermined period of time. When the control transistor 39 is in a conductive state, the first
Since the input terminal of the 1NAND circuit 24 is held at L level, the output terminal of the first NAND circuit 24 has an H level.
A level signal will be output. Therefore, from the time the power switch 9 is closed, the constant voltage circuit 14
until a predetermined period of time elapses after the constant voltage DC voltage is output from the
An H level signal is output to the output terminal of the 1NAND circuit 24. Therefore, the muting transistor 6 to which the signal from the first NAND circuit 24 is applied via the Zener diode 28 and the resistor 29 is kept conductive during that time, and the signal transmission path 7 is grounded by the mutating transistor 6. Therefore, signals such as noise are not output to the output terminal 5. When a predetermined period of time elapses after the power switch 9 is closed, the control transistor 3
9 is reversed to a non-conducting state, and the level of the input signal of the first NAND circuit 24 becomes H level, so that the corresponding
The output signal of the 1NAND circuit 24 goes from H level to L level. When the output signal of the first NAND circuit 24 becomes L level, the muting transistor 6 which was in a conductive state is reversed to a non-conductive state. When a playback operation is performed in such a state, the tape recorder enters a playback operation state, and the signal recorded on the magnetic tape is played back by the magnetic head 1. The signal reproduced by the magnetic head 1 is amplified by a preamplifier circuit 2 and then applied to a variable resistor 3. The reproduction signal applied to the variable resistor 3 is level-adjusted and sent to the main amplifier circuit 4.
The signal is input to the main amplifier circuit 4, amplified by the main amplifier circuit 4, and then output to the output terminal 5. The reproduced signal outputted to the output terminal 5 is amplified by an amplifier having a large output, and then applied to a speaker to emit sound.

以上の如く電源投入時におけるミユーテイング
動作は行なわれるが次に録音再生切換時のミユー
テイング動作について説明する。使用者が録音操
作をすると録音再生切換スイツチが録音側に切換
えられるが、斯かる切換に連動してトリガースイ
ツチ30が図示した状態の反対側に切換えられ
る。該トリガースイツチ30が図示した状態の反
対側に切換えられるとその切換の途中においてそ
の共通端子Cが再生側端子P及び録音側端子Rよ
り切離された状態になる。その結果、第1NAND
回路24の入力信号がHレベルよりLレベルにな
り、反転回路23のトリガー動作が行なわれるこ
とになる。該反転回路23のトリガー動作が行な
われると該反転回路23は所定時間動作状態にな
り、その間第1NAND回路24の出力端子にHレ
ベルの信号が出力される。従つてその間ミユーテ
イング用トランジスター6が導通状態となり、信
号伝送路7を接地するので録音再生切換スイツチ
の切換に伴なつて発生する雑音が出力端子5に出
力されることはない。このような録音再生切換ス
イツチの再生側より録音側への切換に伴なつて発
生する雑音のミユーテイング動作は行なわれるが
録音側より再生側への切換時に発生する雑音のミ
ユーテイング動作も同様に行なわれるのでその説
明は省略する。
As described above, the muting operation is performed when the power is turned on. Next, the muting operation when switching between recording and playback will be explained. When the user performs a recording operation, the recording/playback switch is switched to the recording side, and in conjunction with this switching, the trigger switch 30 is switched to the opposite side from the state shown. When the trigger switch 30 is switched to the opposite side from the illustrated state, the common terminal C becomes disconnected from the reproduction side terminal P and the recording side terminal R during the switching. As a result, the 1st NAND
The input signal of the circuit 24 changes from the H level to the L level, and the inverting circuit 23 is triggered. When the triggering operation of the inverting circuit 23 is performed, the inverting circuit 23 is in an operating state for a predetermined period of time, and an H level signal is output to the output terminal of the first NAND circuit 24 during that time. Therefore, during this time, the muting transistor 6 is in a conductive state and the signal transmission path 7 is grounded, so that the noise generated due to the switching of the recording/playback switch is not outputted to the output terminal 5. The operation of muting the noise that occurs when the recording/playback switch is switched from the playback side to the recording side is performed, but the operation of muting the noise that occurs when the switch is switched from the recording side to the playback side is also performed in the same way. Therefore, its explanation will be omitted.

以上の如く、電源投入時及び録音再生切換時の
ミユーテイング動作は行なわれるが次に電源スイ
ツチ9の開放による電源遮断時のミユーテイング
動作について説明する。前記電源スイツチ9を開
放すると整流平滑回路11の出力端子A及び定電
圧回路14の出力端子Bの電圧が共に降下するが
定電圧回路14の出力端子Bの電圧は整流平滑回
路11の出力端子Aの電圧よりも遅れて降下する
ことになる。前記整流平滑回路11の出力端子A
の電圧が降下するとトリガースイツチ30を介し
て該出力端子Aに入力端子が接続されている第
1NAND回路24の出力がHレベルになる。そし
て該第1NAND回路24の出力端子にHレベルの
信号が出力されている時間は、コンデンサー20
に充電されていた電荷が放電される時間によつて
決定されるがコンデンサー20への充電は定電圧
回路14の出力端子Bからの電流によつても行な
われているため定電圧回路14の出力端子Bの電
圧が降下した後所定時間経過するまでHレベルの
信号が出力されることになる。それ故その間ミユ
ーテイング用トランジスター6は導通状態にあつ
て信号伝送路7を接地するので電源遮断に伴なう
雑音が出力端子5に出力されることはない。
As described above, the muting operation is performed when the power is turned on and when recording/playback is switched.Next, the muting operation when the power is cut off by opening the power switch 9 will be explained. When the power switch 9 is opened, the voltages at the output terminal A of the rectifier and smoothing circuit 11 and the output terminal B of the constant voltage circuit 14 both drop; The voltage will drop later than the voltage. Output terminal A of the rectifying and smoothing circuit 11
When the voltage of
The output of the 1NAND circuit 24 becomes H level. During the time when the H level signal is output to the output terminal of the first NAND circuit 24, the capacitor 20
However, since the capacitor 20 is also charged by the current from the output terminal B of the constant voltage circuit 14, the output of the constant voltage circuit 14 An H level signal is output until a predetermined period of time elapses after the voltage at terminal B drops. Therefore, during that time, the muting transistor 6 is in a conductive state and the signal transmission line 7 is grounded, so that noise caused by power cut-off is not outputted to the output terminal 5.

尚、本実施例では電源スイツチ9の開閉によつ
て電源の遮断及び供給を行なつた場合の動作につ
いて説明したが、該電源スイツチ9を閉成したま
までタイマー装置によつて電源供給を制御する場
合にも同様な動作を行なうことが出来る。
In this embodiment, the operation was explained in which the power was cut off and supplied by opening and closing the power switch 9, but the power supply was controlled by a timer device while the power switch 9 remained closed. A similar operation can be performed when

(ト) 発明の効果 本発明のミユーテイング回路は電源投入時及び
電源遮断時だけでなく録音再生切換動作に伴なつ
て発生する雑音が信号として出力されることを抑
えることが出来るので、大出力を有する増幅器に
接続されて使用されるテープレコーダーに実施し
た場合に大きな効果を奏するものである。また、
電源投入時及び遮断時の電源電圧の検出動作を定
電圧回路の入力側にて行なうようにしたのでミユ
ーテイング動作の開始を早くすることが出来、雑
音信号の出力動作を確実に抑えることが出来ると
いう利点を本発明のミユーテイング回路は有して
いる。
(G) Effects of the Invention The muting circuit of the present invention can suppress the noise generated not only when the power is turned on and off, but also when recording/playback is switched, from being output as a signal. This is highly effective when applied to a tape recorder that is used by being connected to an amplifier. Also,
Since the power supply voltage detection operation at power-on and power-off is performed on the input side of the constant voltage circuit, the muting operation can be started earlier and the output operation of noise signals can be reliably suppressed. The mutating circuit of the present invention has advantages.

【図面の簡単な説明】[Brief explanation of drawings]

図示した回路は、本発明のミユーテイング回路
の一実施例である。 主な図番の説明、2…前置増幅回路、4…主増
幅回路、5…出力端子、6…ミユーテイング用ト
ランジスター、7…信号伝送路、9…電源スイツ
チ、11…整流平滑回路、14…定電圧回路、2
2,33…逆流防止用ダイオード、23…反転回
路、24…第1NAND回路、25…第2NAND回
路、30…トリガースイツチ、34…制御回路、
37…時定数回路、39…制御トランジスター。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main figure numbers, 2... Preamplifier circuit, 4... Main amplifier circuit, 5... Output terminal, 6... Muting transistor, 7... Signal transmission line, 9... Power switch, 11... Rectifier and smoothing circuit, 14... Constant voltage circuit, 2
2, 33... Backflow prevention diode, 23... Inverting circuit, 24... First NAND circuit, 25... Second NAND circuit, 30... Trigger switch, 34... Control circuit,
37...Time constant circuit, 39...Control transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 交流電源を直流電源に整流平滑する整流平滑
回路と、該整流平滑回路により整流平滑された直
流電圧が印加されると共に該電圧を定電圧化する
定電圧回路と、電源供給状態にあるとき逆流防止
用ダイオードを通して前記整流平滑回路より得ら
れる電流によつて常時充電された状態にあるコン
デンサーと、動作状態にあるとき信号伝送路を流
れる信号を側路せしめるミユーテイング手段と、
前記コンデンサーの充電端子から動作電源が供給
されると共に動作状態にあるとき前記ミユーテイ
ング手段を動作状態にせしめる信号を出力し、且
つトリガー動作により所定時間動作状態に反転す
る反転回路と、前記定電圧回路から直流電圧が出
力されると所定時間動作状態になりその間前記反
転回路を動作状態にせしめる制御回路と、録音再
生切換スイツチに連動して切換えられると共にそ
の切換動作時前記反転回路をトリガーし、且つ電
源遮断に伴う前記整流平滑回路の出力電圧の低下
時前記反転回路をトリガーせしめるトリガースイ
ツチとより成り、電源投入時には前記制御回路に
より設定される所定時間前記反転回路を動作状態
にせしめると共に録音再生切換動作時には前記反
転回路により設定される所定時間該反転回路を動
作状態にせしめ、且つ電源遮断時には前記コンデ
ンサーに充電されている電荷が放電されるまで前
記反転回路を動作状態にせしめるようにしたこと
を特徴とするテープレコーダーのミユーテイング
回路。
1. A rectifying and smoothing circuit that rectifies and smoothes an AC power source into a DC power source, a constant voltage circuit that applies a DC voltage that has been rectified and smoothed by the rectifying and smoothing circuit, and makes the voltage a constant voltage; a capacitor that is constantly charged with a current obtained from the rectifying and smoothing circuit through a prevention diode, and a muting means that bypasses a signal flowing through the signal transmission path when in an operating state;
an inverting circuit that is supplied with operating power from a charging terminal of the capacitor and outputs a signal for activating the mutating means when in the operative state, and is inverted to the operative state for a predetermined time by a trigger operation; and the constant voltage circuit. a control circuit which is activated for a predetermined period of time when a DC voltage is output from the inverting circuit and which causes the inverting circuit to be activated during that time; a trigger switch that triggers the inverting circuit when the output voltage of the rectifying and smoothing circuit decreases due to power cutoff, and when the power is turned on, the inverting circuit is activated for a predetermined period of time set by the control circuit and recording/playback switching is performed. During operation, the inverting circuit is kept in an operating state for a predetermined period of time set by the inverting circuit, and when power is cut off, the inverting circuit is kept in an operating state until the electric charge stored in the capacitor is discharged. Features a tape recorder muting circuit.
JP18354784A 1984-08-31 1984-08-31 Muting circuit of tape recorder Granted JPS6161207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18354784A JPS6161207A (en) 1984-08-31 1984-08-31 Muting circuit of tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18354784A JPS6161207A (en) 1984-08-31 1984-08-31 Muting circuit of tape recorder

Publications (2)

Publication Number Publication Date
JPS6161207A JPS6161207A (en) 1986-03-29
JPH0425630B2 true JPH0425630B2 (en) 1992-05-01

Family

ID=16137716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18354784A Granted JPS6161207A (en) 1984-08-31 1984-08-31 Muting circuit of tape recorder

Country Status (1)

Country Link
JP (1) JPS6161207A (en)

Also Published As

Publication number Publication date
JPS6161207A (en) 1986-03-29

Similar Documents

Publication Publication Date Title
JPH0425630B2 (en)
US4504874A (en) Tape recorder
JPH0413789Y2 (en)
JPS634293Y2 (en)
JPS634292Y2 (en)
JP2512951Y2 (en) Muting circuit
JPS634247Y2 (en)
JPS6145620Y2 (en)
US4366513A (en) Tape recorder with noise blanking circuit
JPH0325342Y2 (en)
JPS634288Y2 (en)
JPS6145621Y2 (en)
JPS634291Y2 (en)
JPS6017046Y2 (en) Tape recorder muting circuit
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPH0425661Y2 (en)
JPH021731Y2 (en)
JPS604306Y2 (en) Tape recorder muting circuit
JP2530594Y2 (en) Muting circuit of tape recorder
JPH0320889Y2 (en)
JPS5853690Y2 (en) tape recorder
JPH0145149Y2 (en)
JPS606892Y2 (en) Tape recorder muting circuit
JPS634290Y2 (en)
JPS6213210Y2 (en)