JPS634293Y2 - - Google Patents

Info

Publication number
JPS634293Y2
JPS634293Y2 JP12260681U JP12260681U JPS634293Y2 JP S634293 Y2 JPS634293 Y2 JP S634293Y2 JP 12260681 U JP12260681 U JP 12260681U JP 12260681 U JP12260681 U JP 12260681U JP S634293 Y2 JPS634293 Y2 JP S634293Y2
Authority
JP
Japan
Prior art keywords
transistor
muting
capacitor
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12260681U
Other languages
Japanese (ja)
Other versions
JPS5830917U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12260681U priority Critical patent/JPS5830917U/en
Publication of JPS5830917U publication Critical patent/JPS5830917U/en
Application granted granted Critical
Publication of JPS634293Y2 publication Critical patent/JPS634293Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案は、テープレコーダーに関し、特に電源
投入時及び電源遮断時に発生する雑音を抑えるミ
ユーテイング回路に係る。 テープデツキと呼ばれる高級なテープレコーダ
ーは大出力を有する増幅器に接続されて使用され
るため、テープレコーダーより発生する雑音は増
幅器によつて増幅された後スピーカーより大レベ
ルにて放音され使用者に不快感を与えることにな
る。テープレコーダーより出力される雑音として
は動作切換に伴なつて発生するものがあるが、電
源投入及び遮断に伴なつて発生する雑音が特に大
きく、斯かる雑音を抑える回路が種々開発されて
いる。 本考案は、電源投入時及び遮断時に発生する雑
音を抑えることが出来るミユーテイング回路を提
供しようとするものであり、以下図面を参照して
詳細に説明する。図示した回路は本考案のミユー
テイング回路の一実施例であり、同図において、
1は再生用磁気ヘツド、2は該磁気ヘツド1によ
つて再生された信号を増幅する前置増幅回路、3
は該前置増幅回路2の出力信号のレベルを調整す
る可変抵抗器、4は該可変抵抗器3によつてレベ
ル調整された信号が入力される主増幅回路、5は
該主増幅回路4によつて増幅された信号が印加さ
れると共に大出力を有する増幅器の入力端子に接
続される出力端子である。6はコレクタが信号伝
送路7に接続されていると共にエミツタが接地さ
れているミユーテイング用トランジスターであ
り、オン状態にあるとき前記信号伝送路7を流れ
る信号を側路する作用を有している。8は商用交
流電源に接続される電源端子、9は電源供給時閉
成される電源スイツチ、10は該電源スイツチ9
の閉成により入力される交流電源を整流すると共
に定電圧化された直流電圧を電源線路11に出力
する定電圧電源回路である。12は該定電圧電源
回路10の出力である直流電流が逆流防止用ダイ
オード13を通して供給されて充電される第1コ
ンデンサー、14は該第1コンデンサー12の給
電端子にエミツタが接続されていると共にコレク
タがツエナーダイオード15及び抵抗16を介し
て前記ミユーテイング用トランジスター6のベー
スに接続されている制御トランジスターである。
17は該制御トランジスター14のベースと接地
間に接続された時定数回路であり、抵抗18及び
第2コンデンサー19により構成されている。2
0はアノードが前記抵抗18及び第2コンデンサ
ー19の接続点Aに接続されていると共にカソー
ドが電源線路11に接続された放電用ダイオード
であり、電源遮断に伴なう電源線路11の電圧降
下時オン状態となり、第2コンデンサー19に充
電されていた電荷を放電せしめる作用を有してい
る。21はミユーテイング操作時高レベルのミユ
ーテイング信号を出力するミユーテイング信号発
生回路であり、その出力信号がツエナーダイオー
ド15及び抵抗16を介して前記ミユーテイング
用トランジスター6のベースに印加されるように
接続されている。 以上の如く本考案のミユーテイング回路は構成
されており、次に動作について説明する。図示し
た状態は非電源供給状態であり、この状態におい
て電源スイツチ9を閉成すると定電圧電源回路1
0より定電圧化された直流電圧が電源線路11に
出力される。その結果前置増幅回路2及び主増幅
回路4に電源が供給されて動作状態になると共に
逆流防止用ダイオード13を通して第1コンデン
サー12に充電電流が流れ、該第1コンデンサー
12は充電される。また前記逆流防止用ダイオー
ド13、制御トランジスター14のエミツタ・ベ
ース間及び抵抗18を通して時定数回路17を構
成する第2コンデンサー19に充電電流が所定時
間流れ、その間該制御トランジスター14はオン
状態になる。前記制御トランジスター14がオン
状態になるとそのコレクタよりツエナーダイオー
ド15及び抵抗16を通して前記ミユーテイング
用トランジスター6のベースにバイアス電流が供
給される。それ故電源投入後所定時間前記ミユー
テイング用トランジスター6がオン状態になり信
号伝送路7を接地する結果、雑音等の信号が出力
端子5に出力されることはない。電源が供給され
た後所定時間経過すると制御トランジスター14
がオフ状態に反転するため、ミユーテイング用ト
ランジスター6もオフ状態に反転する。斯かる状
態において、再生操作をすると再生動作状態とな
り、再生用磁気ヘツド1によつて磁気テープに録
音されている信号が再生される。前記再生用磁気
ヘツド1によつて再生された信号は前置増幅回路
2により増幅されて可変抵抗器3に印加される。
該可変抵抗器3に印加された再生信号はレベル調
整されて主増幅回路4に入力され、該主増幅回路
4によつて増幅された後出力端子5に出力され
る。該出力端子5に出力された再生信号は大出力
を有する増幅器によつて増幅された後スピーカー
に印加されて放音される。このように再生動作は
行なわれるが、斯かる再生動作状態にあるときに
ミユーテイング操作をするとミユーテイング信号
発生回路21より高レベルのミユーテイング信号
が出力され、該ミユーテイング信号がツエナーダ
イオード15及び抵抗16を介してミユーテイン
グ用トランジスター6のベースに印加される。そ
の結果、該ミユーテイング用トランジスター6が
オン状態に反転しミユーテイング動作を行なうの
で、再生信号や雑音が出力端子5に出力されるこ
とはない。 以上の如く電源投入時における雑音防止動作、
再生動作及び通常のミユーテイング動作は行なわ
れるが次に電源スイツチ9の開放による電源遮断
時の動作について説明する。前記電源スイツチ9
を開放すると電源線路11の電圧が降下するため
オフ状態にあつた放電用ダイオード20がオン状
態になり、第2コンデンサー19に充電されてい
た電荷を急速に放電せしめる。前記第2コンデン
サー19に充電されていた電荷が放電されると制
御トランジスター14のベース電位は降下する
が、該制御トランジスター14のエミツタ電位は
第1コンデンサー12に充電されている電荷によ
つてその電位が保持されるため降下することはな
い。従つて前記制御トランジスター14はベース
電位の降下に伴なつて順バイアス状態となりオン
状態に反転する。該制御トランジスター14がオ
ン状態に反転するとそのコレクタより前記ミユー
テイング用トランジスター6のベースにバイアス
電流が供給されるので、該ミユーテイング用トラ
ンジスター6がオン状態になり信号伝送路7を接
地する結果電源遮断に伴なう雑音が出力端子5に
出力されることはない。前記ミユーテイング用ト
ランジスター6へのバイアス電流は第1コンデン
サー12に充電されていた電荷の放電によつて供
給されるので、該コンデンサー12に充電されて
いた電荷が放電されると制御トランジスター14
及びミユーテイング用トランジスター6は共にオ
フ状態に反転する。 尚、本実施例では、電源スイツチ9の開閉によ
つて電源の遮断及び供給を行なつた場合の動作に
ついて説明したが、該電源スイツチ9を閉成した
ままでタイマー装置によつて電源を制御する場合
にも同様な動作を行なうことが出来る。また電源
遮断に伴なう電圧降下時第2コンデンサー19に
充電されている電荷を放電せしめるスイツチング
素子としてダイオードを使用した場合について説
明したが、トランジスター等の他の素子を使用す
ることも出来る。 以上に説明したように本考案のミユーテイング
回路は、簡潔な回路構成により電源投入時でけで
なく電源遮断時に発生する雑音を抑えることが出
来るので、大出力を有する増幅器に接続されて使
用されるテープレコーダーのミユーテイング回路
として最適である。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses noise generated when power is turned on and when power is turned off. A high-grade tape recorder called a tape deck is used by being connected to an amplifier with high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted from the speaker at a high level, causing no harm to the user. It will give you a sense of pleasure. Some of the noise output from tape recorders is generated when switching operations, but the noise generated when power is turned on and off is particularly large, and various circuits have been developed to suppress such noise. The present invention aims to provide a muting circuit that can suppress noise generated when power is turned on and off, and will be described in detail below with reference to the drawings. The illustrated circuit is an embodiment of the muting circuit of the present invention, and in the same figure,
1 is a magnetic head for reproduction; 2 is a preamplifier circuit for amplifying the signal reproduced by the magnetic head 1; 3
4 is a variable resistor for adjusting the level of the output signal of the preamplifier circuit 2; 4 is a main amplifier circuit into which the signal whose level has been adjusted by the variable resistor 3 is input; 5 is a main amplifier circuit for the main amplifier circuit 4; This is the output terminal to which the amplified signal is applied and which is connected to the input terminal of an amplifier having a large output. A mutating transistor 6 has a collector connected to the signal transmission line 7 and an emitter grounded, and has the function of bypassing the signal flowing through the signal transmission line 7 when in an on state. 8 is a power terminal connected to a commercial AC power source; 9 is a power switch that is closed when power is supplied; 10 is the power switch 9;
This is a constant voltage power supply circuit that rectifies the input AC power by closing the circuit and outputs a constant DC voltage to the power supply line 11. Reference numeral 12 denotes a first capacitor that is charged by direct current, which is the output of the constant voltage power supply circuit 10, supplied through the reverse current prevention diode 13, and 14 has an emitter connected to the power supply terminal of the first capacitor 12 and a collector. is a control transistor connected to the base of the mutating transistor 6 via a Zener diode 15 and a resistor 16.
A time constant circuit 17 is connected between the base of the control transistor 14 and ground, and is composed of a resistor 18 and a second capacitor 19. 2
0 is a discharging diode whose anode is connected to the connection point A of the resistor 18 and the second capacitor 19 and whose cathode is connected to the power line 11, and when the voltage of the power line 11 drops due to power cutoff, It is turned on and has the effect of discharging the electric charge stored in the second capacitor 19. Reference numeral 21 denotes a muting signal generation circuit that outputs a high-level muting signal during a muting operation, and is connected so that the output signal is applied to the base of the mutating transistor 6 via a Zener diode 15 and a resistor 16. . The muting circuit of the present invention is constructed as described above, and its operation will be explained next. The illustrated state is a non-power supply state, and when the power switch 9 is closed in this state, the constant voltage power supply circuit 1
A DC voltage made constant from zero is output to the power supply line 11. As a result, power is supplied to the preamplifier circuit 2 and the main amplification circuit 4 and they become operational, and a charging current flows to the first capacitor 12 through the backflow prevention diode 13, so that the first capacitor 12 is charged. Further, a charging current flows through the backflow prevention diode 13, the emitter-base of the control transistor 14, and the resistor 18 to the second capacitor 19 constituting the time constant circuit 17 for a predetermined period of time, during which the control transistor 14 is turned on. When the control transistor 14 is turned on, a bias current is supplied from its collector to the base of the muting transistor 6 through the Zener diode 15 and the resistor 16. Therefore, as the muting transistor 6 is turned on for a predetermined period of time after the power is turned on and the signal transmission line 7 is grounded, no signal such as noise is output to the output terminal 5. When a predetermined period of time has elapsed after power was supplied, the control transistor 14
is reversed to the off state, so that the muting transistor 6 is also reversed to the off state. In such a state, when a playback operation is performed, a playback operation state is entered, and the signal recorded on the magnetic tape is played back by the playback magnetic head 1. The signal reproduced by the reproducing magnetic head 1 is amplified by a preamplifier circuit 2 and applied to a variable resistor 3.
The reproduced signal applied to the variable resistor 3 is level-adjusted and input to the main amplifier circuit 4, where it is amplified and output to the output terminal 5. The reproduced signal outputted to the output terminal 5 is amplified by an amplifier having a large output, and then applied to a speaker to emit sound. The reproducing operation is performed in this manner, but if a muting operation is performed while in the reproducing operation state, a high-level muting signal is output from the muting signal generation circuit 21, and the muting signal is transmitted through the Zener diode 15 and the resistor 16. is applied to the base of the muting transistor 6. As a result, the muting transistor 6 is turned on and performs a muting operation, so that no reproduced signal or noise is output to the output terminal 5. As mentioned above, the noise prevention operation when the power is turned on,
A reproducing operation and a normal muting operation are performed, but next, the operation when the power is cut off by opening the power switch 9 will be explained. The power switch 9
When the second capacitor 19 is opened, the voltage of the power supply line 11 drops, so that the discharging diode 20, which was in the off state, is turned on, and the charge stored in the second capacitor 19 is rapidly discharged. When the charge stored in the second capacitor 19 is discharged, the base potential of the control transistor 14 drops, but the emitter potential of the control transistor 14 decreases due to the charge stored in the first capacitor 12. is maintained and will not fall. Therefore, as the base potential drops, the control transistor 14 becomes forward biased and turns on. When the control transistor 14 is turned on, a bias current is supplied from its collector to the base of the mutating transistor 6, so the muting transistor 6 is turned on and the signal transmission path 7 is grounded, resulting in power cutoff. No accompanying noise is output to the output terminal 5. The bias current to the mutating transistor 6 is supplied by discharging the electric charge stored in the first capacitor 12. Therefore, when the electric charge stored in the first capacitor 12 is discharged, the bias current to the mutating transistor 6 is supplied to the control transistor 14.
and the muting transistor 6 are both turned off. In this embodiment, the operation was explained in which the power was cut off and supplied by opening and closing the power switch 9, but the power was controlled by a timer device while the power switch 9 remained closed. A similar operation can be performed when Further, although a case has been described in which a diode is used as a switching element to discharge the charge stored in the second capacitor 19 when the voltage drops due to power cut-off, other elements such as a transistor can also be used. As explained above, the muting circuit of the present invention has a simple circuit configuration and can suppress the noise generated not only when the power is turned on but also when the power is turned off, so it can be used by being connected to an amplifier with a large output. Ideal as a muting circuit for tape recorders.

【図面の簡単な説明】[Brief explanation of the drawing]

図示した回路は、本考案のミユーテイング回路
の一実施例である。 主な図番の説明、4……主増幅回路、5……出
力端子、6……ミユーテイング用トランジスタ
ー、7……信号伝送路、9……電源スイツチ、1
0……定電圧電源回路、11……電源線路、12
……第1コンデンサー、13……逆流防止用ダイ
オード、14……制御トランジスター、17……
時定数回路、19……第2コンデンサー、20…
…放電用ダイオード、21……ミユーテイング信
号発生回路。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers, 4... Main amplifier circuit, 5... Output terminal, 6... Muting transistor, 7... Signal transmission path, 9... Power switch, 1
0... Constant voltage power supply circuit, 11... Power supply line, 12
...First capacitor, 13... Backflow prevention diode, 14... Control transistor, 17 ...
Time constant circuit, 19...Second capacitor, 20...
...Discharge diode, 21... Muting signal generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号伝送路と接地間にコレクタ・エミツタ路が
接続されているミユーテイング用トランジスター
と、該ミユーテイング用トランジスターの動作を
制御するべく接続されていると共にオン状態にあ
るとき前記ミユーテイング用トランジスターをオ
ン状態にせしめる制御トランジスターと、電源供
給状態において逆流防止用ダイオードを通して常
時充電されていると共に前記制御トランジスター
の電流供給側に接続されている第1コンデンサー
と、前記制御トランジスターのベースと接地間に
接続されていると共に抵抗及び第2コンデンサー
より成る時定数回路と、電源遮断に伴なう電圧降
下時オン状態となり前記第2コンデンサーの充電
電荷を急速に放電せしめるスイツチング素子とよ
りなるテープレコーダーのミユーテイング回路。
a mutating transistor having a collector-emitter path connected between the signal transmission path and ground; and a muting transistor connected to control the operation of the muting transistor and turning on the mutating transistor when in the on state. a control transistor; a first capacitor that is constantly charged through a reverse current prevention diode in a power supply state and is connected to the current supply side of the control transistor; and a first capacitor that is connected between the base of the control transistor and ground; A muting circuit for a tape recorder comprising a time constant circuit comprising a resistor and a second capacitor, and a switching element that is turned on when the voltage drops due to power cutoff and rapidly discharges the charge in the second capacitor.
JP12260681U 1981-08-19 1981-08-19 Tape recorder muting circuit Granted JPS5830917U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12260681U JPS5830917U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12260681U JPS5830917U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS5830917U JPS5830917U (en) 1983-02-28
JPS634293Y2 true JPS634293Y2 (en) 1988-02-03

Family

ID=29916527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12260681U Granted JPS5830917U (en) 1981-08-19 1981-08-19 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS5830917U (en)

Also Published As

Publication number Publication date
JPS5830917U (en) 1983-02-28

Similar Documents

Publication Publication Date Title
JPS634293Y2 (en)
JPS634247Y2 (en)
JPS6145620Y2 (en)
JPS634292Y2 (en)
JPS634291Y2 (en)
JPS634290Y2 (en)
JPH0145149Y2 (en)
JPS6145621Y2 (en)
JPS634288Y2 (en)
JPS6145622Y2 (en)
JP2512951Y2 (en) Muting circuit
JPS604306Y2 (en) Tape recorder muting circuit
JPS6017045Y2 (en) Tape recorder muting circuit
JPS6017046Y2 (en) Tape recorder muting circuit
JPS5822258Y2 (en) Tape recorder muting circuit
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPH021731Y2 (en)
JPS624893Y2 (en)
JPH0425661Y2 (en)
JPH0413789Y2 (en)
JPS6235Y2 (en)
JPS606892Y2 (en) Tape recorder muting circuit
JPH0316082Y2 (en)
JPS642246Y2 (en)
JPH0325342Y2 (en)