JPS6017046Y2 - Tape recorder muting circuit - Google Patents

Tape recorder muting circuit

Info

Publication number
JPS6017046Y2
JPS6017046Y2 JP1134879U JP1134879U JPS6017046Y2 JP S6017046 Y2 JPS6017046 Y2 JP S6017046Y2 JP 1134879 U JP1134879 U JP 1134879U JP 1134879 U JP1134879 U JP 1134879U JP S6017046 Y2 JPS6017046 Y2 JP S6017046Y2
Authority
JP
Japan
Prior art keywords
muting
transistor
main switch
tape recorder
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1134879U
Other languages
Japanese (ja)
Other versions
JPS55114018U (en
Inventor
和男 佐藤
Original Assignee
三洋電機株式会社
東京三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社, 東京三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP1134879U priority Critical patent/JPS6017046Y2/en
Publication of JPS55114018U publication Critical patent/JPS55114018U/ja
Application granted granted Critical
Publication of JPS6017046Y2 publication Critical patent/JPS6017046Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はテープレコーダーに関し、特に雑音の発生を抑
えるミューティング回路に関する。
[Detailed Description of the Invention] The present invention relates to a tape recorder, and particularly to a muting circuit that suppresses noise generation.

テープデツキと呼ばれる高級なテープレコーダーは大出
力を有する増幅器に接続されて使用されるためテープレ
コーダーより発生する雑音は増幅器によって増幅された
後スピーカーより大レベルにて放音され使用者に不快感
を与えることになる。
A high-grade tape recorder called a tape deck is used by being connected to an amplifier with a high output, so the noise generated by the tape recorder is amplified by the amplifier and then emitted at a louder level than the speaker, causing discomfort to the user. It turns out.

斯かる点を改良するために斯種テープレコーダーはミュ
ーティング回路を備えている。
To improve this point, this type of tape recorder is equipped with a muting circuit.

本考案は斯かるミューティング回路を利用して電源遮断
時に発生する雑音を抑えることが出来る回路を提供しよ
うとするものであり、以下図面を参照して詳細に説明す
る。
The present invention aims to provide a circuit that can suppress noise generated when power is cut off by using such a muting circuit, and will be described in detail below with reference to the drawings.

図示しした回路は本考案の一実施例であり、図において
、1は磁気テープより再生された信号等が印加される入
力端子、2は増幅回路、3は大出力を有する増幅器の入
力端子に接続される出力端子である。
The illustrated circuit is an embodiment of the present invention, and in the figure, 1 is an input terminal to which a signal reproduced from a magnetic tape is applied, 2 is an amplifier circuit, and 3 is an input terminal of an amplifier having a large output. This is the output terminal to be connected.

4は信号伝送路5と接地間にコレクタ・エミツタ路が接
続されているミューティング用トランジスターであり、
そのベースはツェナーダイオード6及び抵抗7を介して
電源線路8に接続されている。
4 is a muting transistor whose collector-emitter path is connected between the signal transmission path 5 and ground;
Its base is connected to a power supply line 8 via a Zener diode 6 and a resistor 7.

9は前記ミューティング用トランジスター4の動作を制
御する第1制御トランジスターであり、そのコレクタは
ツェナーダイオード6と抵抗7との接地点Pに接続され
エミッタは接地されている。
A first control transistor 9 controls the operation of the muting transistor 4, and its collector is connected to a ground point P between the Zener diode 6 and the resistor 7, and its emitter is grounded.

10は前記第1制御トランジスター9の動作を制御する
第2制御トランジスターであり、そのコレクタはツェナ
ーダイオード11を介して前記第1制御トランジスター
9のベースに、また抵抗12を介して電源線路8に接続
されていると共にエミッタは接地されている。
10 is a second control transistor that controls the operation of the first control transistor 9, and its collector is connected to the base of the first control transistor 9 via a Zener diode 11 and to the power supply line 8 via a resistor 12. and the emitter is grounded.

該第2制御トランジスター10のベースは抵抗13を介
してミューティング動作制御回路14に接続されている
と共にコンデンサー15及び抵抗16より成る時定数回
路17を介して電源線路8に接続されている。
The base of the second control transistor 10 is connected to a muting operation control circuit 14 via a resistor 13 and to a power supply line 8 via a time constant circuit 17 comprising a capacitor 15 and a resistor 16.

18は電源電圧の変動等に伴なう誤動作を防止する作用
を威すコンデンサー、19は電源線路8への電源供給を
行なう定電圧回路、20は該定電圧回路19へ電源供給
を制御する主スィッチである。
18 is a capacitor that prevents malfunctions caused by fluctuations in power supply voltage, 19 is a constant voltage circuit that supplies power to the power line 8, and 20 is a main unit that controls power supply to the constant voltage circuit 19. It's a switch.

21は前記定電圧回路19より電源線路8に電源が供給
されているときダイオード22を通して充電されている
コンデンサー、23は前記主スィッチ20が閉成される
と開放され、開放されると閉成される制御スイッチであ
り、閉放状態にあるとき前記コンデンサー21の放電電
荷を前記ミューティング用トランジスター4のベースに
印加するべく接続されている。
A capacitor 21 is charged through a diode 22 when power is supplied to the power line 8 from the constant voltage circuit 19, and a capacitor 23 is opened when the main switch 20 is closed, and closed when the main switch 20 is opened. This control switch is connected to apply the discharged charge of the capacitor 21 to the base of the muting transistor 4 when it is in a closed state.

斯かる構成において、ツェナーダイオード11のツェナ
ー電圧は電源線路8の電圧が下降すると直ちに第1制御
トランジスター9が導通状態より非導通状態に反転する
値、即ち電源線路8の電圧値よりトランジスター9の立
上がり電圧値を差し引いた値に略等しくなるように設定
されている。
In such a configuration, the Zener voltage of the Zener diode 11 is set to a value at which the first control transistor 9 switches from a conductive state to a non-conducting state as soon as the voltage of the power supply line 8 falls, that is, the voltage of the power supply line 8 exceeds the voltage value of the transistor 9. It is set to be approximately equal to the value obtained by subtracting the voltage value.

以上の如く本考案は構成、されており、次に動作につい
て説明する。
The present invention is constructed and implemented as described above, and its operation will be explained next.

図示した状態は非電源供給状態であり、この状態におい
て主スィッチ20を閉放すると定電圧回路19より電源
線路8に電源が供給されると共に制御スイッチ23が開
放される。
The illustrated state is a power-off state, and when the main switch 20 is closed in this state, power is supplied from the constant voltage circuit 19 to the power line 8 and the control switch 23 is opened.

その結果時定数回路17を構成するコンデンサー15の
充電電流が第2制御トランジスター10のベース電流と
して流入し該第2制御トランジスター10は所定時間即
ちコンデンサー15が充電されるまで導通状態になる。
As a result, the charging current of the capacitor 15 constituting the time constant circuit 17 flows as the base current of the second control transistor 10, and the second control transistor 10 becomes conductive for a predetermined time, that is, until the capacitor 15 is charged.

それ故その間第1制御トランジスター9は非導通状態と
なり、ミューティング用トランジスター4は導通状態と
なる。
Therefore, during that time, the first control transistor 9 is in a non-conducting state and the muting transistor 4 is in a conducting state.

従って増幅回路2等が定常動作状態になるまでに発生す
る雑音は前記ミューティング用トランジスター4のコレ
クタ・エミツタ路を通して側路されることになり、出力
端子3に雑音等の信号が現われることはない。
Therefore, the noise generated until the amplifier circuit 2 etc. reach a steady operating state is bypassed through the collector-emitter path of the muting transistor 4, and no signal such as noise appears at the output terminal 3. .

そして所定時間後第2制御トランジスター10が非導通
状態に反転すると第1制御トランジスター9が導通状態
に反転し、導通状態にあるミューティング用トランジス
ター4を非導通状態に反転せしめる。
Then, after a predetermined time, when the second control transistor 10 is reversed to a non-conductive state, the first control transistor 9 is reversed to a conductive state, and the muting transistor 4, which is in a conductive state, is reversed to a non-conductive state.

その結果増幅回路2にて増幅された信号は側路されるこ
となく出力端子3に出力され、テープレコーダーの再生
等の所定の動作が行なわれる。
As a result, the signal amplified by the amplifier circuit 2 is outputted to the output terminal 3 without being bypassed, and a predetermined operation such as reproduction by a tape recorder is performed.

次に通常のミューティング動作について説明する。Next, normal muting operation will be explained.

早送り動作状態が巻戻し動作状態より再生動作状態に切
換えたりすると各部のスイッチの切換によって発生する
雑音が増幅回路2に入力されて増幅されるが、その切換
に先だってミューティン;グ動作制御回路14より所定
時間制御信号が出力され第2制御トランジスター10を
導通状態に反転せしめる。
When the fast-forward operation state is switched from the rewind operation state to the playback operation state, the noise generated by switching the switches of each part is input to the amplifier circuit 2 and amplified. A control signal is output for a predetermined period of time, thereby inverting the second control transistor 10 to a conductive state.

その結果第1制御トランジスター9が非導通状態となり
、それに伴なってミューティング用トランジスター4が
導通状態となるので雑r音が出力端子3に出力されるこ
とはない。
As a result, the first control transistor 9 becomes non-conductive, and the muting transistor 4 becomes conductive accordingly, so that no noise is output to the output terminal 3.

以上の如くミューティング回路のミューティング動作は
行なわれるが、次に主スィッチ20を開放した場合の動
作について説明する。
The muting operation of the muting circuit is performed as described above, but the operation when the main switch 20 is opened will now be described.

主スィッチ20が閉成され定電圧回路19より電源線路
8に電源が供給されている状態ではコンデンサー21は
ダイオード22を通して充電された状態にある。
When the main switch 20 is closed and power is supplied to the power line 8 from the constant voltage circuit 19, the capacitor 21 is charged through the diode 22.

この状態において、主スィッチ20を開放すると電源線
路8の電圧は平滑用コンデンサー等の影響によって徐々
に下降することになるが、第1′制御トランジスター9
のベース回路に接続されているツェナーダイオード11
のツェナー電圧値は電源線路8の電圧値より第1トラン
ジスター9の立上り電圧値を差し引いた値に略等しくな
るように設定されているため、電源線路8の電圧が下降
すると直ちに第1制御トランジスター9は非導通状態に
反転する。
In this state, when the main switch 20 is opened, the voltage of the power supply line 8 will gradually decrease due to the influence of the smoothing capacitor, etc.
Zener diode 11 connected to the base circuit of
The Zener voltage value of is set to be approximately equal to the value obtained by subtracting the rising voltage value of the first transistor 9 from the voltage value of the power supply line 8. Therefore, as soon as the voltage of the power supply line 8 falls, the first control transistor 9 is reversed to non-conducting state.

また主スィッチ20の開放に伴なって制御スイッチ23
が閉放されるのでコンデンサー21に充電されていた電
荷が該スイッチ23を通して放電されることになり、そ
の放電電流がベースに印加されるミューティング用トラ
ンジスター4は導通状態となる。
In addition, when the main switch 20 is opened, the control switch 23
Since the capacitor 21 is closed and released, the charge stored in the capacitor 21 is discharged through the switch 23, and the muting transistor 4 to which the discharge current is applied to the base becomes conductive.

従って主スィッチ20が開放されて電源遮断が行なわれ
ると、ミューティング用トランジスター4が導通状態と
なるので電源遮断時増幅回路2等より発生する雑音が出
力端子3に出力されることはない。
Therefore, when the main switch 20 is opened and the power is cut off, the muting transistor 4 becomes conductive, so that the noise generated from the amplifier circuit 2 and the like when the power is cut off is not outputted to the output terminal 3.

以上に説明したように本考案のミューティング回路は、
テープレコーダーへの電源供給を制御する主スィッチの
閉放により電源が供給された状態にあるとき充電された
状態にあるコンデンサーの放電電荷を主スィッチに連動
して切換えられる制御スイッチによって電源遮断時ミュ
ーティング用トランジスターのベースに印加せめるよう
にしたので主スィッチの開放による電源遮断時に発生す
る雑音を確実に抑えることが出来る。
As explained above, the muting circuit of the present invention is
When the main switch that controls the power supply to the tape recorder is closed, the discharge charge of the capacitor that is charged when the power is supplied is controlled by a control switch that changes the discharge charge of the capacitor when the power is turned off. Since the voltage can be applied to the base of the switching transistor, it is possible to reliably suppress the noise generated when the power is cut off by opening the main switch.

また導通状態にあるとき前記ミューティング用トランジ
スターのベースバイアスを断つべく接続されている制御
トランジスターの動作を増幅回路への供給電圧によって
制御するようにしたので電源遮断に伴ない増幅回路より
発生する雑音を確実に抑えるとか出来、本考案の実用的
価値は非常に大である。
In addition, since the operation of the control transistor connected to cut off the base bias of the muting transistor when it is in a conductive state is controlled by the voltage supplied to the amplifier circuit, the noise generated by the amplifier circuit due to power cut-off is reduced. The practical value of the present invention is very great as it can reliably suppress the

【図面の簡単な説明】[Brief explanation of the drawing]

図示した回路は本考案のミューティング回路の一実施例
である。 主な図番の説明、2・・・・・・増幅回路、4・・・・
・・ミューティング用トランジスター、5・・・・・・
信号伝送路、8・・・・・・電源線路、9・・・・・・
第1制御トランジスター、10・・・・・・第2制御ト
ランジスター、14・・・・・・ミューティング動作制
御回路、17・・・・・・時定数回路、19・・・・・
・定電圧回路、20・・・主スィッチ、23・・・・・
・制御スイッチ。
The illustrated circuit is one embodiment of the muting circuit of the present invention. Explanation of main drawing numbers, 2... Amplifier circuit, 4...
...Muting transistor, 5...
Signal transmission line, 8...Power line, 9...
First control transistor, 10... Second control transistor, 14... Muting operation control circuit, 17... Time constant circuit, 19...
- Constant voltage circuit, 20... Main switch, 23...
・Control switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ミューティング動作時導通し信号伝送路を流れる信号を
側路するミューティング用トランジスターを有するテー
プレコーダーにおいて、テープレコーダーへの電源供給
を制御する主スィッチと、該主スィッチの閉成により電
源が供給された状態にあるときダイオードを通して充電
された状態にあるコンデンサーと、前記主スィッチに連
動して切換えられると共に該主スィッチが開放されてい
るとき閉成状態になり前記コンデンサーの端子を前記ミ
ューティング用トランジスターのベースに接続する制御
スイッチと、導通状態にあるとき前記ミューティング用
トランジスターのベースバイアスを断つべく接続されて
いると共に増幅回路への供給電圧が前記主スィッチの開
放に伴なって降下すると非導通状態に反転する制御トラ
ンジスターとより戒り、主スィッチの開放による電源遮
断時前記制御スイッチの閉成及び前記制御トランジスタ
ーの非導通状態への反転により前記コンデンサーの放電
電荷を前記ミューティング用トランジスターのベースに
印加し、以って該トランジスターを導通せしめるように
したことを特徴とするテープレコーダーのミューティン
グ回路。
In a tape recorder having a muting transistor that conducts during muting operation and bypasses a signal flowing through a signal transmission path, the tape recorder includes a main switch that controls power supply to the tape recorder, and a power supply that is supplied by closing the main switch. When the main switch is open, the capacitor is charged through the diode, and when the main switch is open, the capacitor is connected to the muting transistor. A control switch connected to the base of the muting transistor is connected to cut off the base bias of the muting transistor when the main switch is in a conductive state, and is non-conductive when the supply voltage to the amplifier circuit drops as the main switch is opened. When the power is cut off by opening the main switch, the discharge charge of the capacitor is transferred to the base of the muting transistor by closing the control switch and reversing the control transistor to a non-conducting state. A muting circuit for a tape recorder, characterized in that a muting circuit for a tape recorder is configured to apply a voltage to the transistor, thereby making the transistor conductive.
JP1134879U 1979-01-30 1979-01-30 Tape recorder muting circuit Expired JPS6017046Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1134879U JPS6017046Y2 (en) 1979-01-30 1979-01-30 Tape recorder muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1134879U JPS6017046Y2 (en) 1979-01-30 1979-01-30 Tape recorder muting circuit

Publications (2)

Publication Number Publication Date
JPS55114018U JPS55114018U (en) 1980-08-11
JPS6017046Y2 true JPS6017046Y2 (en) 1985-05-27

Family

ID=28825608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1134879U Expired JPS6017046Y2 (en) 1979-01-30 1979-01-30 Tape recorder muting circuit

Country Status (1)

Country Link
JP (1) JPS6017046Y2 (en)

Also Published As

Publication number Publication date
JPS55114018U (en) 1980-08-11

Similar Documents

Publication Publication Date Title
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
JPS6017046Y2 (en) Tape recorder muting circuit
US4115821A (en) Nonrecorded section detection in a tape recorder apparatus
JPS604306Y2 (en) Tape recorder muting circuit
JPS6339162B2 (en)
JPS634288Y2 (en)
JPH0413789Y2 (en)
JPS606892Y2 (en) Tape recorder muting circuit
JPS634293Y2 (en)
JPS5850490Y2 (en) tape recorder
JPS634292Y2 (en)
JPS604305Y2 (en) Muting circuit
JPS634290Y2 (en)
JPS624893Y2 (en)
JPS6341625Y2 (en)
US4366513A (en) Tape recorder with noise blanking circuit
JP2512951Y2 (en) Muting circuit
JPS6145620Y2 (en)
JPS6316029Y2 (en)
JPS634291Y2 (en)
JPS5932028Y2 (en) Tape recorder muting circuit
JPS609967Y2 (en) Tape recorder muting circuit
JPS634247Y2 (en)
JPH0134409B2 (en)
JPH021731Y2 (en)