JPS6316029Y2 - - Google Patents
Info
- Publication number
- JPS6316029Y2 JPS6316029Y2 JP10896580U JP10896580U JPS6316029Y2 JP S6316029 Y2 JPS6316029 Y2 JP S6316029Y2 JP 10896580 U JP10896580 U JP 10896580U JP 10896580 U JP10896580 U JP 10896580U JP S6316029 Y2 JPS6316029 Y2 JP S6316029Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time constant
- standby
- playback
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は、テープレコーダー特にタイマー装置
により電源が供給されると自動的に再生又は録音
動作状態になる所謂スタンバイと呼ばれる機能を
有するテープレコーダーに関する。
テープデツキと呼ばれる高級なテープレコーダ
ーは、プランジヤーの吸引動作によつて各動作の
切換を行なうように構成されたものが一般的であ
る。そして斯かるプランジヤーの動作を制御する
操作回路として、現在ではIC(集積回路)化され
たものが多くみられる。本考案は、斯かるIC化
された操作回路を使用すると共にスタンバイ機能
を備えたテープレコーダーの制御回路を提供しよ
うとするものであり、以下図面を参照して詳細に
説明する。
図示した回路は、本考案の制御回路の一実施例
である。同図において、1はIC化された操作回
路であり、各操作釦の押圧により得られる信号が
入力される入力端子を有すると共に各操作に応じ
て各動作を行なうための信号を出力する出力端子
を備えている。2,3及び4は夫々録音、再生及
び停止用入力端子、5,6及び7は夫々録音、再
生及び停止用操作スイツチであり、その閉成によ
つて前記操作回路1の入力端子2,3,4を接地
し該操作回路1に夫々の動作に必要な信号を入力
すると共に夫々ノンロツク式のスイツチにて構成
されている。8は電源端子、9は接地端子、10
は前記操作回路1の動作を制御する動作制御端
子、11は再生用出力端子であり、前記動作制御
端子10に印加される電圧が所定値以上になると
前記操作回路1は入力端子に入力される信号に応
じて出力端子に信号を出力する動作可能状態にな
る。12は電源線路13に電源が供給された後所
定時間前記操作回路1を動作不可能状態に保持す
るべく前記動作制御端子10に接続された第1時
定数回路であり、抵抗14及びコンデンサー15
によつて構成されている。16はコンデンサー1
7及び抵抗18より成る第2時定数回路、19は
入力端子が前記コンデンサー17と抵抗18との
接続点Aに接続されているNAND回路であり、
電源供給時前記第2時定数回路16により設定さ
れた時間制御信号を出力するスタンバイ信号発生
回路を構成している。20はスタンバイ機能の動
作・不動作を制御するスタンバイスイツチであ
り、一方の端子20aは前記NAND回路19の
出力端子に接続され、他方の端子20bはダイオ
ード21を介して再生用入力端子3に、またダイ
オード22及び選択スイツチ23を介して録音用
入力端子2に接続されている。24は、前記操作
回路1の再生用出力端子11より信号が出力され
ると導通状態に反転するスイツチングトランジス
ターであり、エミツタは接地されていると共にコ
レクタは抵抗25を介して前記第2時定数回路1
6の接続点Aに接続されている。
また、該時定数回路16の接続点Aは抵抗26
及びダイオード27を介して前記操作回路1の停
止用入力端4に接続されている。斯かる回路にお
いて、第1時定数回路12の時定数は第2時定数
回路16の時定数より小さくなるように、また第
2時定数回路16を構成する抵抗18の抵抗値に
比較して抵抗25及び26の抵抗値は、はるかに
小さい値に設定されその時定数が第1時定数回路
12の時定数よりも小さくなるようにされてい
る。
以上の如く、本考案は構成されており、次に動
作について説明する。スタンバイ動作を行なわな
い場合にはスタンバイスイツチ20は図示した如
く開放されている。斯かる状態において、電源線
路13に電源が供給されると、操作回路1に電源
が供給されると共に第1時定数回路12及び第2
時定数回路16に電流が供給される。その結果第
1時定数回路12の時定数によつて設定された時
間経過すると動作制御端子10に印加される電圧
が所定値に上昇し、操作回路1は動作可能状態に
なる。一方NAND回路19の出力信号は第2時
定数回路16の時定数によつて設定される時間L
(低い)レベルになるがスタンバイスイツチ20
が開放されているので操作回路1に何等作用する
ことはない。斯かる状態において、再生操作をす
ると再生用操作スイツチ6が閉成されて操作回路
1の再生用入力端子3が接地されるので再生用出
力端子11に再生動作を行なうためのH(高い)
レベルの信号が出力され、再生用のプランジヤー
(図示せず)が吸引動作してテープレコーダーの
再生状態が構成される。
同様に早送り及び巻戻し用操作スイツチ(図示
せず)を操作すれば操作回路1より各操作に応じ
た信号が出力されテープレコーダーの各動作状態
が構成される。そしてテープレコーダーが動作状
態にあるときに停止用スイツチ7を閉成すると、
操作回路1がリセツトされて各動作を行なうため
の出力信号が消滅し、テープレコーダーは停止状
態に復帰せしめられる。
以上の如く、通常の動作は行なわれるが次にス
タンバイ動作について説明する。まずタイマー装
置によつて設定時間に再生動作を開始する場合に
ついて説明する。この場合選択スイツチ23は開
放された状態にあり、スタンバイスイツチ20は
閉成された状態にある。斯かる状態において設定
時間になるとタイマー装置よりテープレコーダー
に電源が供給され、電源線路13は所定の電圧に
なる。
該電源線路13に電源が供給されると操作回路
1は前述したように所定時間動作不可能状態にあ
る。
また第2時定数回路16の接続点Aの電位は所
定時間HレベルにあるためNAND回路19の出
力はその間Lレベルにある。そしてこの状態では
スタンバイスイツチ20が閉成されているため操
作回路1の再生用入力端子3はLレベルにある。
このNAND回路19の出力による再生用入力端
子3のLレベル保持は、前記第1時定数回路12
による操作回路1の動作不可能状態保持より長時
間行なわれるため、該操作回路1が動作可能状態
になると再生用出力端子11より再生動作を行な
うためのHレベルの信号が出力される。その結果
再生用のプランジヤーが吸引動作し、テープレコ
ーダーの再生状態が構成されると共にスイツチン
グトランジスター24が導通状態に反転し、第2
時定数回路16を構成するコンデンサー17を急
速に充電せしめる。
従つて再生動作が開始されるとNAND回路1
9の出力はLレベルよりHレベルに反転し、操作
回路1の再生用入力端子3への信号が断たれる。
以上の如く再生動作のスタンバイ動作は行なわれ
るが、録音動作を行なう場合には選択スイツチ2
3を閉成せしめれば良い。即ちこの場合には、ス
タンバイスイツチ20を介して操作回路1の録音
用入力端子2及び再生用入力端子3にLレベルの
信号が入力されることになるので、該操作回路1
の録音用出力端子及び再生用出力端子11にHレ
ベルの信号が出力されテープレコーダーの録音状
態が構成される。そしてこの場合にもスイツチン
グトランジスター24が導通状態に反転して第2
時定数回路16のコンデンサー17を急速に充電
せしめるので、操作回路1の録音用入力端子2及
び再生用入力端子3への信号は、録音動作が開始
されると直ちに断たれる。
以上の如く再生及び録音動作のスタンバイ動作
は行なわれるが、次に停止用操作スイツチ7の閉
成に伴なう動作について説明する。停止用操作ス
イツチ7を閉成すると操作回路1の停止用入力端
子4が接地されるため、操作回路1がリセツトさ
れテープレコーダーは停止状態に復帰せしめられ
るが、該停止用入力端子4はダイオード27及び
抵抗26を介して第2時定数回路16の接続点A
に接続されているため、コンデンサー17は該停
止用操作スイツチ7の閉成により急速に充電され
ることになる。従つてスタンバイスイツチ20が
閉成された状態において、テープレコーダーの電
源スイツチを投入した後すぐに停止用操作スイツ
チ7を閉成せしめれば、コンデンサー17を急速
に充電せしめてNAND回路19の出力をHレベ
ルにするので、第1時定数回路12によつて操作
回路1が動作可能状態にせしめられたときには操
作回路1の再生又は録音のための入力信号は断た
れていることになり、操作回路1の出力端子より
各動作を行なうための信号が出力されることはな
い。
本実施例における操作回路1は各操作スイツチ
の閉成により入力端子を接地することによつて制
御信号を入力する場合について説明したが、各操
作スイツチの閉成によつてHレベルの信号を制御
信号として入力するようにされた操作回路を使用
することは可能である。また第2時定数回路16
の時定数を制御するスイツチング素子としてトラ
ンジスターを使用した場合について説明したが、
電界効果型トランジスター等の素子を使用するこ
とは勿論可能である。更に、本実施例では電源供
給時第2時定数回路16により設定された時間制
御信号を出力するスタンバイ信号発生回路を
NAND回路19にて構成したが、他の回路構成
にすることも出来る。
以上に説明したように本考案の制御回路は、ス
タンバイ動作によつてテープレコーダーが動作状
態に切換えられると操作回路の入力端子への入力
を制御する第2時定数回路の時定数を可及的小に
せしめて操作回路の入力端子に入力されていた信
号を断つようにしたので、操作回路への不必要な
入力動作を阻止することが出来るだけでなく、第
2時定数回路の時定数を第1時定数回路の時定数
よりも大きくする場合にその値を容易に設定する
ことが可能となり、本考案の実用的価値は非常に
大きいものである。 DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape recorder, and particularly to a tape recorder having a so-called standby function that automatically enters a playback or recording mode when power is supplied by a timer device. High-grade tape recorders called tape decks are generally constructed so that each operation is switched by the suction operation of a plunger. Currently, there are many operating circuits that control the operation of such plungers that are implemented as ICs (integrated circuits). The present invention aims to provide a control circuit for a tape recorder that uses such an IC-based operation circuit and has a standby function, and will be described in detail below with reference to the drawings. The illustrated circuit is one embodiment of the control circuit of the present invention. In the figure, 1 is an IC-based operation circuit, which has an input terminal into which signals obtained by pressing each operation button are input, and an output terminal that outputs signals for performing each operation according to each operation. It is equipped with 2, 3 and 4 are input terminals for recording, playback and stop, respectively; 5, 6 and 7 are operation switches for recording, playback and stop, respectively, and when they are closed, input terminals 2, 3 of the operation circuit 1 are connected. . 8 is the power terminal, 9 is the ground terminal, 10
is an operation control terminal for controlling the operation of the operation circuit 1, and 11 is an output terminal for reproduction, and when the voltage applied to the operation control terminal 10 exceeds a predetermined value, the operation circuit 1 is input to the input terminal. It becomes operational to output a signal to the output terminal in response to the signal. 12 is a first time constant circuit connected to the operation control terminal 10 to keep the operation circuit 1 in an inoperable state for a predetermined period of time after power is supplied to the power supply line 13;
It is composed of. 16 is capacitor 1
7 and a resistor 18; 19 is a NAND circuit whose input terminal is connected to the connection point A between the capacitor 17 and the resistor 18;
It constitutes a standby signal generation circuit that outputs a time control signal set by the second time constant circuit 16 when power is supplied. 20 is a standby switch that controls the operation/non-operation of the standby function; one terminal 20a is connected to the output terminal of the NAND circuit 19, and the other terminal 20b is connected to the playback input terminal 3 via a diode 21; It is also connected to the recording input terminal 2 via a diode 22 and a selection switch 23. Reference numeral 24 denotes a switching transistor which is inverted to a conductive state when a signal is output from the reproduction output terminal 11 of the operating circuit 1, and its emitter is grounded and its collector is connected to the second time constant through a resistor 25. circuit 1
It is connected to connection point A of 6. Further, the connection point A of the time constant circuit 16 is a resistor 26
and is connected to the stop input terminal 4 of the operating circuit 1 via a diode 27. In such a circuit, the time constant of the first time constant circuit 12 is smaller than the time constant of the second time constant circuit 16 , and the resistance value is smaller than that of the resistor 18 constituting the second time constant circuit 16 . The resistance values of 25 and 26 are set to much smaller values so that their time constants are smaller than the time constant of the first time constant circuit 12. The present invention is constructed as described above, and its operation will be explained next. When standby operation is not performed, standby switch 20 is open as shown. In such a state, when power is supplied to the power supply line 13, power is supplied to the operation circuit 1, and the first time constant circuit 12 and the second
Current is supplied to the time constant circuit 16 . As a result, when the time set by the time constant of the first time constant circuit 12 has elapsed, the voltage applied to the operation control terminal 10 increases to a predetermined value, and the operation circuit 1 becomes operable. On the other hand, the output signal of the NAND circuit 19 is output for a time L set by the time constant of the second time constant circuit 16 .
(Low) level, but standby switch 20
Since it is open, there is no effect on the operating circuit 1. In such a state, when a regeneration operation is performed, the regeneration operation switch 6 is closed and the regeneration input terminal 3 of the operation circuit 1 is grounded, so that the regeneration output terminal 11 receives an H (high) signal for performing the regeneration operation.
A level signal is output, and a reproducing plunger (not shown) performs a suction operation to configure the reproducing state of the tape recorder. Similarly, when a fast-forward or rewind operation switch (not shown) is operated, the operation circuit 1 outputs a signal corresponding to each operation, thereby configuring each operating state of the tape recorder. When the stop switch 7 is closed while the tape recorder is in operation,
The operating circuit 1 is reset, the output signals for performing each operation disappear, and the tape recorder is returned to its stopped state. As described above, the normal operation is performed, but the standby operation will be explained next. First, a case will be described in which a reproducing operation is started at a set time using a timer device. In this case, the selection switch 23 is in an open state and the standby switch 20 is in a closed state. In this state, when the set time comes, the timer device supplies power to the tape recorder, and the power line 13 becomes a predetermined voltage. When power is supplied to the power supply line 13, the operating circuit 1 remains inoperable for a predetermined period of time as described above. Further, since the potential at the connection point A of the second time constant circuit 16 is at the H level for a predetermined time, the output of the NAND circuit 19 is at the L level during that time. In this state, the standby switch 20 is closed, so the reproduction input terminal 3 of the operating circuit 1 is at the L level.
The output of the NAND circuit 19 maintains the L level of the reproduction input terminal 3 by the first time constant circuit 12.
Since this is carried out for a longer period of time than the operation circuit 1 is kept in the inoperable state, when the operation circuit 1 becomes operable, an H level signal for performing the reproducing operation is output from the reproducing output terminal 11. As a result, the reproducing plunger performs a suction operation, the tape recorder is set to the reproducing state, and the switching transistor 24 is reversed to a conductive state, and the second
The capacitor 17 forming the time constant circuit 16 is rapidly charged. Therefore, when the playback operation starts, the NAND circuit 1
9 is inverted from the L level to the H level, and the signal to the reproduction input terminal 3 of the operating circuit 1 is cut off.
As described above, the standby operation for the playback operation is performed, but when performing the recording operation, the selection switch 2
All you have to do is close 3. That is, in this case, since an L level signal is input to the recording input terminal 2 and the playback input terminal 3 of the operating circuit 1 via the standby switch 20, the operating circuit 1
An H level signal is output to the recording output terminal and the reproduction output terminal 11 of the tape recorder, thereby configuring the recording state of the tape recorder. In this case as well, the switching transistor 24 is reversed to the conductive state and the second
Since the capacitor 17 of the time constant circuit 16 is rapidly charged, the signals to the recording input terminal 2 and the reproduction input terminal 3 of the operating circuit 1 are cut off immediately after the recording operation is started. The standby operation of the playback and recording operations is performed as described above, but the operation associated with the closing of the stop operation switch 7 will now be described. When the stop operation switch 7 is closed, the stop input terminal 4 of the operation circuit 1 is grounded, so the operation circuit 1 is reset and the tape recorder is returned to the stopped state. and the connection point A of the second time constant circuit 16 via the resistor 26
Since the capacitor 17 is connected to the stop switch 7, the capacitor 17 is rapidly charged when the stop operation switch 7 is closed. Therefore, when the standby switch 20 is closed, if the stop operation switch 7 is closed immediately after turning on the power switch of the tape recorder, the capacitor 17 is rapidly charged and the output of the NAND circuit 19 is Since the input signal is set to H level, when the operating circuit 1 is enabled to operate by the first time constant circuit 12 , the input signal for playback or recording of the operating circuit 1 is cut off, and the operating circuit No signal for performing each operation is output from the output terminal 1. The operation circuit 1 in this embodiment has been described for the case where a control signal is input by grounding the input terminal by closing each operation switch, but an H level signal is controlled by closing each operation switch. It is possible to use an operating circuit adapted for input as a signal. Also, the second time constant circuit 16
We have explained the case where a transistor is used as a switching element to control the time constant of
It is of course possible to use elements such as field effect transistors. Furthermore, this embodiment includes a standby signal generation circuit that outputs a time control signal set by the second time constant circuit 16 when power is supplied.
Although the NAND circuit 19 is used, other circuit configurations are also possible. As explained above, the control circuit of the present invention adjusts the time constant of the second time constant circuit that controls the input to the input terminal of the operation circuit as much as possible when the tape recorder is switched to the operating state by standby operation. Since the signal input to the input terminal of the operating circuit is cut off by reducing the time constant of the second time constant circuit, it is possible to prevent unnecessary input operations to the operating circuit. When the time constant of the first time constant circuit is made larger than that of the first time constant circuit, it becomes possible to easily set the value, and the practical value of the present invention is very large.
図示した回路は、本考案の制御回路の一実施例
である。
主な図番の説明、1……操作回路、5……録音
用操作スイツチ、6……再生用操作スイツチ、7
……停止用操作スイツチ、10……動作制御端
子、12……第1時定数回路、16……第2時定
数回路、20……スタンバイスイツチ、23……
選択スイツチ、24……スイツチングトランジス
ター。
The illustrated circuit is one embodiment of the control circuit of the present invention. Explanation of main drawing numbers, 1... Operation circuit, 5... Recording operation switch, 6... Playback operation switch, 7
...Stop operation switch, 10...Operation control terminal, 12 ...First time constant circuit, 16 ...Second time constant circuit, 20...Standby switch, 23...
Selection switch, 24...Switching transistor.
Claims (1)
に再生又は録音動作状態になるスタンバイ機能を
有するテープレコーダーにおいて、録音、再生、
早送り、巻戻し及び停止用操作スイツチの操作に
より入力される信号に応じて各動作を行なうため
の信号を出力すると共に動作制御端子に印加され
る電圧が所定値以上になると動作可能状態になる
操作回路と、電源供給が行なわれた後所定時間前
記操作回路を動作不可能状態に保持するべく前記
動作制御端子に接続された第1時定数回路と、ス
タンバイ機能の動作・不動作を制御するスタンバ
イスイツチと、電源供給が行なわれると充電動作
が開始されるコンデンサーを有すると共に前記第
1時定数回路の時定数より大きい時定数を有する
第2時定数回路と、スタンバイ動作状態における
電源供給時前記第2時定数回路により設定された
時間前記操作回路の再生用入力端子又は録音用入
力端子に制御信号を入力せしめるスタンバイ信号
発生回路と、前記操作回路の再生用出力端子より
信号が出力されると動作し前記第2時定数回路を
構成するコンデンサーを急速に充電せしめるスイ
ツチング素子とより成り、スタンバイ起動時前記
スイツチング素子による前記コンデンサーの急速
充電動作により前記スタンバイ信号発生回路から
の前記再生用入力端子又は録音用入力端子への制
御信号の入力動作を断つようにしたことを特徴と
するテープレコーダーの制御回路。 In a tape recorder that has a standby function that automatically enters playback or recording mode when power is supplied by a timer device, recording, playback,
An operation that outputs signals for performing each operation in response to signals input by operating the fast forward, rewind, and stop operation switches, and becomes operable when the voltage applied to the operation control terminal exceeds a predetermined value. a first time constant circuit connected to the operation control terminal to hold the operation circuit in an inoperable state for a predetermined period of time after power is supplied; and a standby function to control activation/deactivation of a standby function. a second time constant circuit having a capacitor that starts charging operation when power is supplied and having a time constant larger than the time constant of the first time constant circuit; 2. A standby signal generation circuit that inputs a control signal to the playback input terminal or recording input terminal of the operating circuit for a period of time set by the time constant circuit, and operates when a signal is output from the playback output terminal of the operating circuit. and a switching element that rapidly charges a capacitor constituting the second time constant circuit, and when starting standby, the switching element rapidly charges the capacitor, thereby causing the input terminal for playback or recording from the standby signal generation circuit to 1. A control circuit for a tape recorder, characterized in that input operation of a control signal to an input terminal is cut off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10896580U JPS6316029Y2 (en) | 1980-07-30 | 1980-07-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10896580U JPS6316029Y2 (en) | 1980-07-30 | 1980-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5733438U JPS5733438U (en) | 1982-02-22 |
JPS6316029Y2 true JPS6316029Y2 (en) | 1988-05-09 |
Family
ID=29470178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10896580U Expired JPS6316029Y2 (en) | 1980-07-30 | 1980-07-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6316029Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0516656Y2 (en) * | 1985-09-11 | 1993-05-06 |
-
1980
- 1980-07-30 JP JP10896580U patent/JPS6316029Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5733438U (en) | 1982-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4015090A (en) | Recording and/or reproducing apparatus | |
US4359655A (en) | Timer circuit | |
JPS6316029Y2 (en) | ||
US4318006A (en) | Switching system | |
JPS6312415Y2 (en) | ||
JPS6316030Y2 (en) | ||
US4792867A (en) | Synchronizing circuit for dubbing apparatus | |
JPH04248329A (en) | Electronic appliance | |
JPS6312414Y2 (en) | ||
JPS5842528B2 (en) | Jikiki Rokusai Seisouchi | |
JPH0516656Y2 (en) | ||
JPH0333947Y2 (en) | ||
JPS604306Y2 (en) | Tape recorder muting circuit | |
JPH0134409B2 (en) | ||
JPS6017046Y2 (en) | Tape recorder muting circuit | |
JPS5850490Y2 (en) | tape recorder | |
KR870002317Y1 (en) | Wrong operation prevention circuit | |
JPS6319961Y2 (en) | ||
KR830000461Y1 (en) | Recording Function Retention Circuit During Scheduled Recording of Video Tape Recorder (VTR) | |
JPH0333951Y2 (en) | ||
JPS634288Y2 (en) | ||
JPS6144264Y2 (en) | ||
JPH0351783Y2 (en) | ||
KR930004023Y1 (en) | Simultaneous recorder device of double deck | |
JPS647701B2 (en) |