JPS6144264Y2 - - Google Patents

Info

Publication number
JPS6144264Y2
JPS6144264Y2 JP7380280U JP7380280U JPS6144264Y2 JP S6144264 Y2 JPS6144264 Y2 JP S6144264Y2 JP 7380280 U JP7380280 U JP 7380280U JP 7380280 U JP7380280 U JP 7380280U JP S6144264 Y2 JPS6144264 Y2 JP S6144264Y2
Authority
JP
Japan
Prior art keywords
recording
terminal
switch
capacitor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7380280U
Other languages
Japanese (ja)
Other versions
JPS57822U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7380280U priority Critical patent/JPS6144264Y2/ja
Publication of JPS57822U publication Critical patent/JPS57822U/ja
Application granted granted Critical
Publication of JPS6144264Y2 publication Critical patent/JPS6144264Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案は録音ミユーテイングと一時停止(ポウ
ズ)とを1個のスイツチで行なわせるようにした
テープレコーダに関する。
[Detailed Description of the Invention] The present invention relates to a tape recorder in which recording muting and pausing can be performed with a single switch.

従来のテープレコーダにおいては、録音ミユー
テイングスイツチと、ポウズスイツチとはそれぞ
れ別個に用意されていた。
In conventional tape recorders, a recording/mutating switch and a pause switch are provided separately.

このためにスイツチが2個必要のため、部品点
数が多くなるほか、場合によつては両方の手で操
作しなければならないという欠点があつた。
This requires two switches, which increases the number of parts and, in some cases, requires both hands to operate.

本考案は上記の欠点を解消し、1個のスイツチ
で録音ミユーテイングとポウズと、およびそれら
の解除とを行なうことにより部品点数を削減し、
操作性を向上させたテープレコーダを提供するこ
とを目的とする。
The present invention eliminates the above drawbacks, reduces the number of parts by performing recording muting, pausing, and canceling them with a single switch,
The purpose is to provide a tape recorder with improved operability.

以下、本考案を実施例により説明する。 The present invention will be explained below with reference to examples.

第1図は本考案の一実施例のブロツク図であ
る。
FIG. 1 is a block diagram of one embodiment of the present invention.

第1図においてINは録音入力端子を、1およ
び2は増幅器を、3は録音レベル調整用の可変抵
抗を、4は録音増幅器を、5は録音磁気ヘツド、
6は磁気テープをそれぞれ示し、テープレコーダ
の録音ラインの電気回路を構成している。一方、
録音増幅器4の入力端とアースとの間に録音ミユ
ーテイング用のトランジスタ7を接続する。
In Figure 1, IN is the recording input terminal, 1 and 2 are the amplifiers, 3 is the variable resistor for adjusting the recording level, 4 is the recording amplifier, 5 is the recording magnetic head,
Reference numeral 6 indicates a magnetic tape, which constitutes an electric circuit of a recording line of a tape recorder. on the other hand,
A recording muting transistor 7 is connected between the input terminal of the recording amplifier 4 and the ground.

また、8はテープレコーダの機構制御回路であ
り、機構制御回路8はテープレコーダの録音スイ
ツチ操作によりテープレコーダは録音状態に切換
り、REC端子は高電位出力を発生する。また、
ポウズ入力端子に低電位入力を印加したときはポ
ウズ出力端子の出力でテープレコーダをポウズ状
態にして、録音状態においては録音待機の状態と
するが、REC端子は高電位出力を発生し続け
る。
Further, 8 is a mechanism control circuit of the tape recorder, and when the mechanism control circuit 8 operates the recording switch of the tape recorder, the tape recorder is switched to the recording state, and the REC terminal generates a high potential output. Also,
When a low potential input is applied to the pause input terminal, the output from the pause output terminal puts the tape recorder in a pause state, and in the recording state it enters a recording standby state, but the REC terminal continues to generate a high potential output.

また一方、9は録音ミユートおよびポウズ兼用
のスイツチ(以下単にスイツチと記す)であつ
て、共通接点はアースし、接点Aはポウズ位置、
接点Bはオフ位置、接点Cは録音ミユート位置に
対応している。スイツチ9の接点Aは機構制御回
路8のポウズ入力端子に接続し、接点Bは抵抗R
AとコンデンサCAとの並列回路からなる時定数回
路を通して接点Cに接続し、接点Cはインバータ
10に入力する。一方、インバータ10はプルア
ツプ抵抗RBを介して電源Vccに接続する。イン
バータ10の出力は機構制御回路8のREC端子
からの出力とともにアンドゲート11に入力す
る。アンドゲート11の出力はダイオードDを通
して積分用コンデンサCBに入力し、コンデンサ
Bの出力電圧はバツフア増幅器12を通してミ
ユーテイング用のトランジスタ7のベースに印加
する。なおダイオードDにはコンデンサCBの放
電時定数を定める高抵抗の抵抗R2を接続し、ア
ンドゲート11の出力端は低抵抗の抵抗R1を通
して電源+Vccに接続する。
On the other hand, 9 is a switch (hereinafter simply referred to as a switch) that serves both as a recording mute and a pause, the common contact is grounded, the contact A is in the pause position,
Contact B corresponds to the off position, and contact C corresponds to the recording mute position. Contact A of the switch 9 is connected to the pause input terminal of the mechanism control circuit 8, and contact B is connected to the resistor R.
It is connected to contact C through a time constant circuit consisting of a parallel circuit of A and capacitor C A , and contact C is input to the inverter 10. On the other hand, the inverter 10 is connected to the power supply Vcc via a pull-up resistor RB . The output of the inverter 10 is input to the AND gate 11 together with the output from the REC terminal of the mechanism control circuit 8. The output of the AND gate 11 is input to the integrating capacitor C B through the diode D, and the output voltage of the capacitor C B is applied to the base of the muting transistor 7 through the buffer amplifier 12. A high-resistance resistor R2 that determines the discharge time constant of the capacitor C B is connected to the diode D, and the output terminal of the AND gate 11 is connected to the power supply +Vcc through a low-resistance resistor R1 .

上記の如く構成した本実施例において、スイツ
チ9の接点Bを可動片と接触させているとき、す
なわちオフ位置を選択しているときは、第2図に
おける1区間においては機構制御回路8はテープ
レコーダを第2図aに示す如く録音状態にしてお
り、機構制御回路8のREC端子は高電位出力を
発生している。以後、録音状態についての説明で
あるため、機構制御回路8のREC端子は第2図
cに示す如く高電位出力である。またインバータ
10の入力は高電位であるため、インバータ10
の出力は第2図bに示す如く低電位出力となつて
いる。従つてアンドゲート11の出力は第2図d
に示す如く低電位で、コンデンサCBの電圧を低
電位で、バツフア増幅器12の出力も第2図eに
示す如く抵電位である。そこでトランジスタ7は
オフ状態で録音増幅器4は正常な動作を行つて第
2図fに示す如く録音入力波形の増幅出力を発生
している。
In this embodiment configured as described above, when the contact B of the switch 9 is in contact with the movable piece, that is, when the OFF position is selected, the mechanism control circuit 8 is connected to the tape in one section in FIG. The recorder is in a recording state as shown in FIG. 2a, and the REC terminal of the mechanism control circuit 8 is generating a high potential output. Since the following explanation will be about the recording state, the REC terminal of the mechanism control circuit 8 is at a high potential output as shown in FIG. 2c. Furthermore, since the input of the inverter 10 is at a high potential, the inverter 10
The output is a low potential output as shown in FIG. 2b. Therefore, the output of the AND gate 11 is as shown in Fig. 2d.
When the voltage of the capacitor C B is at a low potential as shown in FIG. 2, the output of the buffer amplifier 12 is also at a low potential as shown in FIG. 2e. Therefore, the transistor 7 is in an off state, and the recording amplifier 4 operates normally to generate an amplified output of the recording input waveform as shown in FIG. 2(f).

つぎにスイツチ9を接点B側から接点A側すな
わちオフ位置からポウズ位置に切替えると(第2
図におけるからの区間へ切替える)機構制御
回路8のポウズ入力端子は低電位となり、機構制
御回路8のポウズ出力端子は高電位となり、テー
プレコーダの機械を切替えてポウズ状態すなわち
テープ走行を停止し、録音待機の状態にする。こ
の状態においてはインバータ10の出力は第2図
bに示す如く低電位出力であり、REC端子は第
2図cに示す如く高電位出力であり、アンドゲー
トの出力は第2図dに示す如く低電位出力であ
り、バツフア増幅器12の出力は第2図eに示す
如く低電位出力で、トランジスタ7はオフ状態で
あり、第2図fに示す如く録音増幅器4は出力を
発している。ポウズ位置においては録音状態、も
しくは再生状態によらず常にミユーテイングはか
からず作動状態にある。
Next, when the switch 9 is switched from the contact B side to the contact A side, that is, from the OFF position to the pause position (second
) The pause input terminal of the mechanism control circuit 8 becomes a low potential, the pause output terminal of the mechanism control circuit 8 becomes a high potential, and the tape recorder is switched to a pause state, that is, tape running is stopped. Set to recording standby. In this state, the output of the inverter 10 is a low potential output as shown in Figure 2b, the REC terminal is a high potential output as shown in Figure 2c, and the output of the AND gate is as shown in Figure 2d. The output of the buffer amplifier 12 is a low potential output as shown in FIG. 2e, the transistor 7 is in an off state, and the recording amplifier 4 is outputting an output as shown in FIG. 2f. In the pause position, muting is not applied and remains in operation regardless of recording or playback status.

つぎに、スイツチ9を接点Aから接点Bに切替
えると、すなわちポウズ位置からオフ位置にする
と(第2図のから区間にすると)オフ位置に
なつたときから抵抗RAとコンデンサCAの時定数
にて定まるT0時間の間、インバータ10の入力
端は低電位入力となり、インバータ10の出力は
第2図bに示す如く高電位出力となり、前記T0
の期間だけアンドゲート11の出力は第2図dに
示す如く高電位出力となる。この高電位出力はコ
ンデンサCBを充電するが、期間は短かく、バツ
フア増幅器12の出力には変化はなく、トランジ
スタ7はオフ状態のままで前記第2図の区間、
,と同様である。つぎに、スイツチ9を接点
Bから接点Cに切替えるすなわちオフ位置から録
音ミユート位置に切替えると、第2図の区間か
らに変り、インバータ10の入力端はアース電
位となり、インバータ10の出力端は第2図bに
示す如く高電位出力となる。そこでアンドゲート
11の出力を第2図dに示す如く高電位出力とな
り、この出力はダイオードDを通つてコンデンサ
Bを充電する。この場合、直接ダイオードDを
通つて充電されるためコンデンサCBの電圧の上
昇は早く、時間遅れ少なくバツフア増幅器12の
出力は第2図eに示す如く高電位となり、トラン
ジスタ7はオフ状態となつて録音増幅器4の入力
端はアースされ、ミユートが掛り、録音増幅器4
の出力には入力信号波形が増幅されて出力され
ず、この場合、テープレコーダは録音状態と同様
に磁気テープ6を走行させており、曲間隔をとる
ことができる。なおこの場合、録音状態について
の説明であり、機構制御回路8のREC端子は高
電位出力を発生しているが、再生状態中において
は、機構制御回路8はそのREC端子を低電位出
力としているため、スイツチ9を録音ミユート位
置にしてもミユーテイングはかからず、通常の再
生状態が維持される。上記はそれぞれポウズ位置
からオフ位置、録音ミユート位置と、順次取つて
行つた場合について説明しているが、ポウズ位置
から録音ミユート位置へ切替えた場合もその切替
途中においてオフ位置を経由し、このオフ位置に
ある期間は短かくなるのみでその作用について変
化はなく、第2図における区間,,XIで示す
如く第2図における区間,,と同一であ
る。なおここで区間は区間に、区間は区間
に、区間XIは区間に対応している。
Next, when switch 9 is switched from contact A to contact B, that is, from the pause position to the off position (in the section from Fig. 2), the time constant of resistor R A and capacitor C A changes from the time the switch 9 goes to the off position. During T 0 time determined by
Only during the period , the output of the AND gate 11 becomes a high potential output as shown in FIG. 2d. This high potential output charges the capacitor C B , but the period is short, and there is no change in the output of the buffer amplifier 12, and the transistor 7 remains in the off state during the period shown in FIG.
, is the same as . Next, when switch 9 is switched from contact B to contact C, that is, from the OFF position to the recording mute position, the section changes from the section shown in FIG. As shown in Figure 2b, a high potential output is obtained. Therefore, the output of the AND gate 11 becomes a high potential output as shown in FIG. 2d, and this output passes through the diode D and charges the capacitor C B. In this case, since it is directly charged through the diode D, the voltage of the capacitor C B rises quickly and there is little time delay, and the output of the buffer amplifier 12 becomes a high potential as shown in FIG. 2e, and the transistor 7 is turned off. The input terminal of the recording amplifier 4 is grounded, a mute is applied, and the input terminal of the recording amplifier 4 is grounded.
The input signal waveform is not amplified and output as the output, and in this case, the tape recorder runs the magnetic tape 6 in the same way as in the recording state, and it is possible to set intervals between songs. In this case, the explanation is about the recording state, and the REC terminal of the mechanism control circuit 8 generates a high potential output, but during the playback state, the mechanism control circuit 8 outputs a low potential from the REC terminal. Therefore, even if the switch 9 is set to the recording mute position, muting is not applied and the normal playback state is maintained. The above describes the case where the switches are taken sequentially from the pause position to the off position and then to the recording mute position. However, when switching from the pause position to the recording mute position, the switch also passes through the off position in the middle of the switch, and There is no change in its action, only the period in position is shortened, and it is the same as the section in FIG. 2, as indicated by XI. Note that here, the section corresponds to the section, the section corresponds to the section, and the section XI corresponds to the section.

つぎに録音ミユートを掛けた後に、スイツチ9
を接点B側すなわちオフ位置にすれば(第2図の
区間から区間)コンデンサCAと抵抗RAとの
時定数によりスイツチ9がオフ位置に達した時点
からこの時定数により定まる時間T1遅れてイン
バータ10の入力端は高電位となり、インバータ
10の出力端は第2図bに示す如く時間T1遅れ
て低電位出力となる。従つてアンドゲート11の
出力端も前記スイツチ9のオフ位置に切替つた時
点から時間T1遅れて第2図dにおいて破線で示
した如く低電位出力となる。しかるにアンドゲー
ト11の出力端が低電位となつたことによりコン
デンサCBは抵抗R2を通してその電荷を放電する
ため、コンデンサCBの出力電圧は第2図dの実
線で示す如く抵抗R2とコンデンサCBとによる時
定数に従つて減少する。このコンデンサCBの出
力が所定値以下になつたとき、始めてトランジス
タ7はオフ状態となり、録音増幅器4のミユーテ
イングを解除することになる。これは、録音ミユ
ートの解除がテープレコーダの機構の動作に比し
て遅れることになるが、これは磁気テープの走行
が安定するまでの間、録音をしないようにするた
めである。
Next, after applying the recording mute, switch 9
When the switch is set to the contact B side, that is, to the OFF position (from the section to the section in Figure 2), there is a delay of T 1 determined by the time constant from the time when the switch 9 reaches the OFF position due to the time constant of the capacitor C A and the resistor R A. The input end of the inverter 10 becomes a high potential, and the output end of the inverter 10 becomes a low potential output after a time delay of T1 , as shown in FIG. 2b. Therefore, the output terminal of the AND gate 11 also becomes a low potential output, as shown by the broken line in FIG. 2d, with a delay of time T1 from the time when the switch 9 is turned off. However, since the output terminal of the AND gate 11 becomes a low potential, the capacitor C B discharges its charge through the resistor R 2 , so the output voltage of the capacitor C B becomes equal to the resistor R 2 as shown by the solid line in FIG. 2d. It decreases according to the time constant due to capacitor CB . When the output of the capacitor C B becomes less than a predetermined value, the transistor 7 is turned off and the muting of the recording amplifier 4 is released. This means that the release of the recording mute is delayed compared to the operation of the tape recorder mechanism, but this is to prevent recording until the running of the magnetic tape becomes stable.

つぎに録音ミユート位置からポウズ位置へ切替
える場合においても、その途中においてオフ位置
を通過することになり、第2図の区間、区間
、区間と切替るがオフ位置にスイツチ9の可
動片が位置している時間は短かく、第2図の区間
,,に示す如く上記と同一の作用をする
が、抵抗RA、コンデンサCAによる時定数、およ
び抵抗R2とコンデンサCBによる時定数により録
音ミユートから直接ポウズに切替つた様に働く。
なお第2図の区間は区間に、区間は区間
に、区間は区間に対応している。
Next, when switching from the recording mute position to the pause position, the switch will pass through the off position on the way, and the switch will change from section to section to section as shown in Figure 2, but the movable piece of switch 9 will be in the off position. The time for recording is short, and the same effect as above occurs as shown in section , in Figure 2, but the time constant of the resistor R A and the capacitor C A , and the time constant of the resistor R 2 and the capacitor C B make the recording possible. It works like switching directly from Miyuto to Pause.
Note that the sections in FIG. 2 correspond to the sections, the sections correspond to the sections, and the sections correspond to the sections.

以上説明した如く本考案によればポウズ操作ス
イツチと、録音ミユート操作スイツチとが1個の
切替スイツチで兼用して切替えることができるた
め部品点数の低減が可能となるほか、片方の手に
より確実に録音待機とその解除、および録音ミユ
ート操作が可能であり、両手を使用する必要がな
く、他方の手により別の操作たとえばレコードプ
レーヤの操作等が可能となり、操作性が向上す
る。
As explained above, according to the present invention, the pause operation switch and the recording mute operation switch can be switched using a single changeover switch, which not only makes it possible to reduce the number of parts, but also enables reliable operation with one hand. Recording standby and release, and recording mute operations are possible, and there is no need to use both hands, and the other hand can perform other operations, such as operating a record player, improving operability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例のブロツク図、第2
図は本考案の一実施例の作用の説明に供するタイ
ミング図である。 IN……録音入力端子、4……録音増幅器、5
……録音磁気ヘツド、6……磁気テープ、7……
トランジスタ、8……機構制御回路、9……スイ
ツチ。
Fig. 1 is a block diagram of an embodiment of the present invention;
The figure is a timing diagram for explaining the operation of one embodiment of the present invention. IN...Recording input terminal, 4...Recording amplifier, 5
...recording magnetic head, 6...magnetic tape, 7...
Transistor, 8... mechanism control circuit, 9... switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 一時停止入力信号により機構を一時停止にし、
外部からの録音指令信号入力期間中のみ録音信号
の出力を発する機構制御回路と、磁気テープに記
録する信号を遮断するためのミユーテイングスイ
ツチとを有するテープレコーダにおいて、前記一
時停止入力信号を発する第1の端子と、録音ミユ
ート信号を発する第2の端子と、前記第1の端子
と第2の端子との間に録音ミユートを解除する第
3の端子とを有するスイツチと、該スイツチの第
3の端子と第2の端子との間に接続した第1の時
定数回路と、前記録音ミユート信号と前記録音信
号とを論理積演算するゲート回路と、前記ゲート
回路の出力を積分するコンデンサと、該コンデン
サと前記ゲート回路との間に接続され前記コンデ
ンサとともに充電時定数回路を構成する一方向素
子と前記コンデンサとともに放電時定数回路を構
成する抵抗とからなる第2の時定数回路とを備
え、前記コンデンサの端子電圧で前記ミユーテイ
ングスイツチを制御するようにしてなることを特
徴とするテープレコーダ。
A pause input signal causes the mechanism to pause,
In a tape recorder having a mechanism control circuit that outputs a recording signal only during a period when a recording command signal is input from the outside, and a muting switch that cuts off a signal to be recorded on a magnetic tape, a switch that outputs the pause input signal is provided. a switch having a first terminal, a second terminal for emitting a recording mute signal, and a third terminal for canceling recording mute between the first terminal and the second terminal; a first time constant circuit connected between a terminal and a second terminal, a gate circuit for performing an AND operation on the recording mute signal and the recording signal, and a capacitor for integrating the output of the gate circuit; a second time constant circuit comprising a one-way element connected between the capacitor and the gate circuit and forming a charging time constant circuit together with the capacitor, and a resistor forming a discharging time constant circuit together with the capacitor; A tape recorder characterized in that the muting switch is controlled by the terminal voltage of the capacitor.
JP7380280U 1980-05-30 1980-05-30 Expired JPS6144264Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7380280U JPS6144264Y2 (en) 1980-05-30 1980-05-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7380280U JPS6144264Y2 (en) 1980-05-30 1980-05-30

Publications (2)

Publication Number Publication Date
JPS57822U JPS57822U (en) 1982-01-05
JPS6144264Y2 true JPS6144264Y2 (en) 1986-12-13

Family

ID=29436547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7380280U Expired JPS6144264Y2 (en) 1980-05-30 1980-05-30

Country Status (1)

Country Link
JP (1) JPS6144264Y2 (en)

Also Published As

Publication number Publication date
JPS57822U (en) 1982-01-05

Similar Documents

Publication Publication Date Title
JPS6144264Y2 (en)
US4792867A (en) Synchronizing circuit for dubbing apparatus
JPH0333945Y2 (en)
US4366513A (en) Tape recorder with noise blanking circuit
JPS601692B2 (en) magnetic recording and reproducing device
JPS6235Y2 (en)
JPH0333951Y2 (en)
JPS5850490Y2 (en) tape recorder
JPS6023404B2 (en) Tape recorder switching circuit
JPS624913Y2 (en)
JPH0316082Y2 (en)
JPS6020182Y2 (en) Tape recorder pause device
JPS6025807B2 (en) magnetic recording and reproducing device
JPS606892Y2 (en) Tape recorder muting circuit
JPH021731Y2 (en)
JPS639870Y2 (en)
JPS5932027Y2 (en) tape recorder
JPH0320892Y2 (en)
JPS6325549Y2 (en)
KR890004231Y1 (en) Automatic tape scanning circuit
KR880000037Y1 (en) Muting circuit in double deck recorder
KR900010451Y1 (en) Muting device of double deck cassette recorder
JPH0233302Y2 (en)
KR830000461Y1 (en) Recording Function Retention Circuit During Scheduled Recording of Video Tape Recorder (VTR)
JPH0413789Y2 (en)