JPS6145320B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えばマイクロコンピユータを利用
した調節計の出力回路に用いることができるメモ
リ回路に関し、特に簡単な構成により長期にわた
つてアナログ量を安定に保持するとができるメモ
リ回路を提供しようとするものである。

信号量を記憶する回路は一般にサンプルホール
ド回路等と呼ばれ、例えば第１図に示すような回
路がよく知られている。このサンプルホールド回
路は周知のように入力端子１０１に与えられたア
ナログ信号をサンプルスイツチ１０２によつてサ
ンプリングし、そのサンプル値をホールド用コン
デンサ１０３に記憶させ、その記憶電圧をバツフ
ア増幅器１０４を通じて出力端子１０５に取出す
構造となつている。

この構造のサンプルホールド回路においてコン
デンサ１０３に記憶した電圧値を長期に保つには
コンデンサ１０３としてリーク電流の少ない特性
を持つコンデンサを用い、更にバツフア増幅器１
０４は入力インピーダンスが充分大きい増幅器を
用いるように考慮する必要がある。

然し乍らリーク電流の少ないコンデンサと、入
力インピーダンスが高い増幅器を用いたとしても
それには限度があり、コンデンサ１０３に記憶し
た電圧を長期にわたつて不変のまま保持すること
はむずかしい。

この発明の目的は与えられた信号量を長期にわ
たつて保持することができる信号保持回路を提供
するにある。

この発明では例えばシフトレジスタ或はランダ
ムアクセスメモリのように書込が可能なメモリに
アナログ信号量に対応した数のＨ論理又はＬ論理
を記憶し、その記憶したＨ論理又はＬ論理から成
る２値符号を循環的に読出してアナログ信号量を
再現するように構成したものである。

従つてこの発明の信号保持回路によればメモリ
に一旦アナログ信号量を記憶すると、再現される
信号量はドリフトすることがなく、半永久的にそ
の信号量を出力し続けることができる。

以下にこの発明の一実施例を図面を用いて詳細
に説明する。

第２図はこの発明の基本的となつた考え方を説
明する図である。この図において２０１は循環的
に読出可能なメモリを示す。この例ではシフトレ
ジスタを用いた場合を示し、メモリ２０１の出力
はオアゲート２０２を通じて入力側に帰環され、
クロツクパルス源２０３のクロツクパルスにより
メモリ２０１の内容は出力端子Q₀から読出さ
れ、その読出された各ビツトの２値データはオア
ゲート２０２を通じて先頭ビツト位置に再書込み
されデータは循環的に読出される。この読出出力
を平滑回路２０４により平滑することによりメモ
リ２０１に記憶された２値符号のＨ論理とＬ論理
の数の比率で決まるアナログ電圧を再現すること
ができる。平滑回路２０４から出力されるアナロ
グ電圧は必要に応じてバツフア増幅器２０５を通
じて出力端子２０６に出力される。

出力端子２０６に出力されるアナログ電圧値を
変更するにはメモリ２０１内のＨ論理とＬ論理の
数の比率を変化させればよい。そのためには例え
ば２０７に示すような書込手段が考えられる。こ
の書込手段２０７は常時は中立に保持されるスイ
ツチ２０８と、スイツチ２０８の一方の接点UP
にＨ論理を与える電圧源２１１と、他方の接点
DOWNにＬ論理を与える電圧源２１２とによつ
て構成することができる。

スイツチ２０８を接点UP側に倒すとメモリ２
０１にＨ論理が与えられ、メモリ２０１にＨ論理
が書込まれ、メモリ２０１内のＨ論理の数が増加
する。メモリ２０１内のＨ論理の数が増加すると
平滑回路２０４から出されるアナログ電圧値は正
方向に上昇する。一方スイツチ２０８を接点
DOWN側に倒すとメモリ２０１にはＬ論理が与
えられ、メモリ２０１にＬ論理が書込まれる。メ
モリ２０１内のＬ論理の数が増加すると平滑回路
２０４から出力されるアナログ電圧値は降下す
る。

従つてスイツチ２０８を適当に操作することに
より出力端子２０６に出力されるアナログ電圧値
を任意の電圧値に設定でき、スイツチ２０８を中
立位置を戻すことによりその出力値はドリフトす
ることなく半永久的に保持することができる。こ
のメモリ回路の応用としては例えば流量制御弁の
手動操作器、或は後述するように調節計の出力回
路等として利用することができる。

第３図は第２図の変形例を示す図である。この
例ではメモリ２０１としてランダムアクセスメモ
リを用いた場合を示す。ランダムアクセスメモリ
を用いる場合にはクロツクパルス源２０３のクロ
ツクパルスをアドレスカウンタ３０１に供給し、
アドレスカウンタ３０１の計数出力をメモリ２０
１のアドレス端子に与え、メモリ２０１の先頭番
地から最終番地までを循環的に読出すように構成
する。メモリ２０１の読出出力は第２図の場合と
同様に平滑回路２０４により平滑しバツフア増幅
器２０５を通じて出力端子２０６に出力される。
メモリ２０１のリード／ライト端子Ｒ／Ｗは通常
は抵抗器３０２を通じて共通電位、つまりＬ論理
が与えられ、読出状態に保持される。

ここで書込手段２０７のスイツチ２０８を接点
UP又はDOWNに転換するとスイツチ２０８と連
動するスイツチ３０３によりリード／ライト端子
Ｒ／Ｗに書込指令信号源３０４からＨ論理が与え
られ書込状態に切換られる。これによりスイツチ
２０８によつて選択されたＨ論理又はＬ論理がメ
モリ２０１に書込まれる。

従つてランダムアクセスメモリを用いた場合も
そのメモリを循環的に読出すことによりそのメモ
リに記憶されたＨ論理をＬ論理の数に対応したア
ナログ電圧を平滑回路２０４から得ることができ
る。出力電圧を変化させるにはスイツチ２０８を
接点UP又はDOWNに接触させメモリ２０１内に
記憶されているＨ論理とＬ論理の数を変化させる
ことにより平滑回路２０４の出力電圧を変化させ
ることができる。

尚上述ではメモリ２０１の読出出力を平滑回路
２０４によつて平滑しアナログ電圧に変換して出
力した例を説明したが、例えばパルス制御形の流
量制御便に対してはメモリ２０１の出力をそのま
ま与えるようにすればよい。以上によりこの出願
の基本的な技術思想が理解できよう。この発明で
は、アナログ電圧を与え、そのアナログ電圧に対
応したＨ論理とＬ論理の数をメモリに記憶させ
る。

第４図はその実施例を示す。この実施例では手
動操作による書込手段２０７に対して自動書込手
段４０１が設けられる。自動書込手段４０１はこ
の例では比較器４０２によつて構成した場合を示
す。この比較器４０２は非反転入力端子（＋）の
電位が反転入力端子（−）より高いときはＨ論理
を出力し、反転入力端子（−）の電位が非反転入
力端子（＋）より高い場合はＬ論理を出力し、両
方の入力端子の電位が等しいとき出力端子が高イ
ンピーダンスの状態となるようないわゆるスリー
ステート出力形の比較器であるものとする。

自動書込手段４０１と手動書込手段２０７との
切換えはモード切換スイツチ４０３によつて行わ
れる。スイツチ４０３が接点Ａ側に切換られてい
る状態をここでは自動モードと呼ぶこととし、接
点Ｍ側に切換られている状態を手動モードと呼ぶ
こととする。

自動モードでは自動書込手段４０１がオアゲー
ト２０２に接続される。自動書込手段４０１を構
成する比較器４０２の非反転入力端子（＋）をア
ナログ入力端子４０４に導出し、反転入力端子
（−）にメモリ２０１の読出出力を与える。この
例ではバツフア増幅器２０５の出力側からメモリ
２０１の読出出力を反転入力端子（−）に与えた
場合を示す。

このように構成したことによりモード切換スイ
ツチ４０３が自動モード側Ａに切換られている状
態ではメモリ２０１には入力端子４０４に与えら
れるアナログ電圧値に対応した数のＨ論理データ
が自動的に書込まれ、そのデータが常時循環して
読出される。つまり入力端子４０４に与えられる
アナログ信号に対し出力端子２０６に出力される
出力アナログ信号が常に追従に平衡するようにメ
モリ２０１にＨ論理（又はＬ論理）が記憶され
る。

この自動書込の動作を更に詳しく説明するなら
ばメモリ２０１の記憶内容が全てのビツトにおい
てＬ論理であつたとすると、平滑出力電圧はゼロ
である。このとき入力端子４０４に或る正電圧が
入力されると自動書込手段４０１はＨ論理を出力
する。このＨ論理がメモリ２０１の一部のビツト
位置に書込まれ、これが読出されて平滑されて比
較器４０２の反転入力端子に帰環される。比較器
４０２の反転入力端子と非反転入力端子の電圧が
等しくなると比較器４０２の出力は高インピーダ
ンス状態となり、Ｈ論理の書込みが停止される。

入力端子４０４に与えられるアナログ入力電圧
が先の出力電圧より低下すると比較器４０２の出
力はＬ論理となる。よつてメモリ２０１の一部の
ビツト位置にＬ論理が書込まれ、その読出出力を
平滑した電圧がアナログ入力電圧と等しくなつた
状態でＬ論理の書込みが停止される。このように
この自動書込手段４０１によればメモリ２０１に
Ｈ論理とＬ論理の数の比の形態でアナログ量を保
持することができる。この状態でモード切換スイ
ツチ４０３を手動側Ｍに切換えることにより比較
器４０２とメモリ２０１を切離すことができる。
比較器４０２とメモリ２０１を切離すことによ
り、書込禁止状態に切換えることができメモリ２
０３に記憶したアナログ信号量は半永久的に保存
されドリフトが起きるおそれはない。モード切換
スイツチ４０３の切換により手動書込手段２０７
がメモリ２０１に接続され、この手動書込手段２
０７から手動操作スイツチ２０８の切換状態によ
りＨ論理とＬ論理の信号を選択的にメモリ２０１
の入力側に与えることにより出力端子２０６のア
ナログ電圧値を手動で増減することができる。

第５図は書込手段の更に他の実施例を示す。こ
の実施例は自動書込手段４０１と手動書込手段２
０７に加えてメモリ２０１を複数の領域に分割
し、その分割された容領域にデータを書込む手段
７０１を設けた実施例を示す。この書込領域分割
手段７０１は例えば第ID形フリツプフロツプ７
０２と、第2D形フリツプフロツプ７０３と、第
１ゲート７０４と第２ゲート７０５と、オアゲー
ト７０６とにより構成することができる。

メモリ２０１はこの例ではシフトレジスタの場
合を示す。メモリ２０１は端子７０７から供給さ
れる第６図Ａに示すクロツク８０１によつて駆動
される。メモリ２０１の読出出力は第２図以下の
実施例と同様に平滑回路２０４とバツフア増幅器
２０５を通じて出力端子２０６に出力される。第
ID形フリツプフロツプ７０２はメモリ２０１と
同期してその読出出力をラツチし、そのラツチ出
力をメモリ２０１に再書込する。この再書込は端
子７０９から与えられる第６図Ｃに示すクロツク
パルス８０３に同期して行なわれる。クロツクパ
ルス８０３の周期T₂を駆動クロツクパルス８０
１の周期T₁の例えば16倍に選定したとすると、
その再書込はメモリ２０１の循環速度の1/16の速
度で行われる。つまりメモリ２０１内を16ビツト
毎に分割し、この16ビツトの領域内にＨ論理とＬ
論理の比で決まるこの例ではデユーテイ比として
アナログ量を記憶する。

ここでメモリ２０１に対する書込に当つて自動
書込手段４０１及び手動書込手段２０７の何れか
ら書込むにしてもその書込指令がアナログ信号量
を増加させる指令の場合において、メモリ２０１
からＨ論理が読出されたとすると、そのＨ論理の
ビツト位置に再度Ｈ論理を書込むだけではメモリ
２０１内のＨ論理の数が増加しないことになる。

このためこの回路７０１ではメモリ２０１から
Ｌ論理が読出されるまで書込指令に基づくＨ論理
の書込を待機させＬ論理が読出されたとき、その
Ｌ論理が書込まれていたビツト位置にＨ論理を書
込むようにしている。逆に書込指令がアナログ信
号量を減少させる指令の場合にはメモリ２０１か
らＨ論理が読出されたときだけそのＨ論理が書込
まれていたビツト位置をＬ論理に書換えるように
動作する。

この制御動作は主にゲート７０４と７０５によ
つて行なわれる。ゲート７０４と７０５は自動書
込手段４０１及び手動書込手段２０７の何れの出
力によつても互に開と閉の互に逆の状態に制御さ
れる。ゲート７０４の一つの入力端子に第ID形
フリツプフロツプ７０２の出力端子の出力を与
えると共に他の一つの入力端子にモード切換スイ
ツチ４０３ａを通じて自動及び手動書込手段４０
１及び２０７から出力されるアナログ信号の増加
指令信号を与える。また更に他の一つの入力端子
に第６図Ｂに示すクロツクパルス８０２を与え
る。このクロツクパルス８０２はクロスパルス８
０１と90゜位相が異なり、端子７０８から供給さ
れる。更に他の一つの入力端子に第２Ｄ形フリツ
プフロツプ７０３の出力端子Ｑの出力信号を与え
る。ゲート７０４の出力は第ID形フリツプフロ
ツプ７０２のプリセツト端子PSに供給すると共
にオアゲート７０６を通じて第2D形フリツプフ
ロツプ７０３のクロツク端子CLに与える。

ゲート７０５の一つの入力端子に第１フリツプ
フロツプ７０２の出力端子Ｑの出力を与え、他の
一つの入力端子に自動及び手動書込手段４０１及
び２０７からアナログ信号の減少指令信号を与え
る。更に他の一つの入力端子に端子７０８から第
６図Ｂに示すクロツクパルス８０２を与え、更に
他の入力端子に第2D形フリツプフロツプ７０３
の出力端子Ｑの出力を与える。

ゲート７０５の出力は第ID形フリツプフロツ
プ７０２のクリヤ端子CRに供給し、更にオアゲ
ート７０６を通じて第2D形フリツプフロツプ７
０３のクロツク端子CLに与える。第2D形フリツ
プフロツプ７０３のプリセツト端子PSには第６
図Ｃに示すクロツクパルス８０３を与える。この
クロツクパルス８０３の周波数はクロツクパルス
８０１，８０２の周波数より低い周波数に選定す
る。このクロツクパルス８０３は端子７０９より
供給され、メモリ２０１に対する書込周期を規定
する。

また自動書込手段４０１と手動書込手段２０７
の切換はモード切換スイツチ４０３ａ，４０３ｂ
によつて行なわれ、接点Ａが自動書込モード、Ｍ
が手動書込モードである点は第４図の実施例と同
様である。モード切換スイツチ４０３ａ及び４０
３ｂを自動Ａから手動Ｍに切換ることにより比較
器４０２とメモリ２０１を含む閉ループが解か
れ、メモリ２０１の内容はその状態に維持され
る。

第５図の構成においてクロツクパルス８０３は
第2D形フリツプフロツプ７０３のプリセツト端
子PSに与えられ、第2D形フリツプフロツプ７０
３の出力端子ＱをＨ論理に反転させる。この反転
によりゲート７０４，７０５の各一つの入力端子
にＨ論理が与えられる。第2D形フリツプフロツ
プ７０３からゲート７０４及び７０５に出力され
るＨ論理信号は書込許可信号として作用し、ゲー
ト７０４，７０５は他の条件が揃えば信号を出力
する状態に保持される。ゲート７０４又は７０５
から信号が出力されるとその出力信号は第2D形
フリツプフロツプ７０３のクロツク端子CLに与
えられる。第2D形フリツプフロツプ７０３のデ
ータ端子ＤはＬ論理電位に接続したから、ゲート
７０４又は７０５からＨ論理のパルスが出力され
ると第2D形フリツプフロツプ７０３の出力端子
ＱはＬ論理状態となる。よつて次にクロツクパル
ス８０３が供給されるまでの間はゲート７０４と
７０５は閉に保持され書込禁止状態とされメモリ
２０１のデータの書換は行なわれない。

ゲート７０４から信号が出力される条件は、 (1) 自動又は手動書込手段４０１，２０７の出力
がＨ論理であること、つまり信号増加指令であ
ること、 (2) メモリ２０１の読出出力がＬ論理であるこ
と、 (3) 第2D形フリツプフロツプ７０３がセツト状
態にあること、 (4) クロツクパルス８０２が存在すること、 この条件が揃つたときゲート７０４からクロツ
クパルス８０２と同期したパルスが出力され、こ
の出力パルスが第１フリツプフロツプ７０２をプ
リセツトし、出力端子ＱをＨ論理に反転させる。
この反転によりメモリ２０１のＬ論理が記憶され
ていたビツト位置にＨ論理を書込む。このように
して自動又は手動書込手段４０１又は２０７の出
力が信号増加指令の状態であればメモリ２０１内
のＨ論理のビツト数を増加させるように動作し、
平滑出力電圧を増加させる方向にメモリ２０１の
内容を書換える。

ゲート７０５から信号が出力される条件は、 (1) 自動又は手動書込手段４０１又は２０７の出
力が信号減少指令であること、 (2) メモリ２０１の読出出力がＨ論理であるこ
と、 (3) 第2D形フリツプフロツプ７０３がセツト状
態にあること、 (4) クロツクパルス８０２が存在すること、 この条件が揃つたときゲート７０５からクロツ
クパルス８０２と同期したパルスが出力され、こ
のパルスにより第ID形フリツプフロツプ７０２
はリセツトされその出力端子Ｑの出力をＬ論理に
反転させる。この反転によりメモリ２０１のＨ論
理が書込まれていたビツト位置にＬ論理を書込
み、メモリ２０１内のＬ論理が書込まれたビツト
の数を１ビツトずつ増加させ、その平滑出力電圧
の値を減少させるように動作する。

この書込の様子を第６図Ｄ，Ｅ，Ｆ，Ｇに示
す。第６図Ｄに示す８０４はメモリ２０１の読出
データ、Ｅは比較器４０２に供給される二つの入
力信号を示す。Ｅ図において８０５は入力端子４
０４に与えられるアナログ信号、８０６は平滑回
路２０４から与えられる信号を示す。この図では
時点t₀までの間は平滑回路２０４の出力電圧８０
６が、アナログ入力信号８０５より大きい状態を
示す。よつて時点t₀までは比較器４０２の出力は
同図Ｆに示すようにＬ論理（信号減指令）となつ
ている。同図Ｇは書換られたメモリ２０１内のデ
ータを示す。このＧ図に示すように時点t₀までの
間はメモリ２０１の読出信号８０４がＨ論理の部
分にＬ論理の信号８０７が書込まれる。また時点
t₀以後では比較器４０２の出力はＨ論理（信号増
加指令）となり、このときはメモリ２０１の読出
出力８０４がＬ論理の部分にＨ論理の信号８０８
が１ビツトずつ書込まれる。

クロツクパルス８０３の周期T₂は第６図の例
ではクロツクパルス８０１の周期T₁の16倍に選
定した場合を示す。メモリ２０１が例えば２５６
ビツトのシフトレジスタの場合はクロツクパルス
８０３によりメモリ２０１の全ビツトを16等分す
る領域に分割し、その16等分された領域内にＨ論
理とＬ論理の比の形態でアナログ量を記憶する。
このようにメモリ２０１の記憶領域を複数に分割
することにより、読出信号８０４（第６図Ｄ）の
周波数を高く採ることができる。よつて平滑回路
２０４の時定数を小さく設定することができる。
平滑回路２０４の時定数を小さく設定できること
によりメモリ２０１のデータの書換に対し出力端
子２０６の出力電圧の遅れを小さくすることがで
きる。つまり応答速度を速くすることができる利
点が得られる。

モード切換スイツチ４０３ａ，４０３ｂを手動
Ｍ側に切換えるとメモリ２０１と自動書込手段４
０１とによつて構成される閉ループは開放され、
メモリ２０１に記憶されたアナログデータは不変
のまま循環し続け、出力端子２０６の平滑出力電
圧はドリフトすることなく、長期にわたつて安定
に保持される。ここで手動操作スイツチ２０８を
接点UP側に倒すと、ゲート７０４にＨ論理が与
えられる。よつてメモリ２０１には先に説明した
動作により今までＬ論理が記憶されていたビツト
位置にクロツク８０３の周期でＨ論理を書込み、
メモリ２０１内のＨ論理のビツト数を漸次増加さ
せる。また操作スイツチ２０８を接点DOWN側
に倒すとゲート７０５にＨ論理が与えられ、メモ
リ２０１のＨ論理が書込まれていたビツト位置に
Ｌ論理を書込む。よつて出力電圧は漸次減少す
る。

この手動操作時の出力電圧の上昇速度及び下降
速度はクロツクパルス８０３の周波数によつて決
まり、指示計（特に図示しない）を見ながらその
所定値に出力値を合致させる操作が最も容易に行
なえる周波数に選定すればよい。或は端子７０９
と第2D形フリツプフロツプ７０３の間に可変分
周器７１１を挿入し、この可変分周器７１１によ
つて第2D形フリツプフロツプ７０３に供給する
クロツクパルス８０３の周波数を変更できるよう
に構成すれば手動操作時の信号の上昇及び下降速
度を変化させることができる。

第７図はこの発明の他の実施例を示す。この例
ではメモリ２０１としてランダムアクセスメモリ
（以下RAMと称す）を用いた場合を示す。メモリ
２０１としてRAMを用いた場合にはクロツクパ
ルス８０１をアドレスカウンタ９０１に与え、こ
のアドレスカウンタ９０１の計数出力によりメモ
リ２０１の先頭アドレスから最終アドレスまでを
循環的にアクセスする。これと共にクロツクパル
ス８０１をリード／ライト端子Ｒ／Ｗに与え、そ
のパルス８０１のＨ論理によりそのアドレスの内
容を読出し、その読出出力を第3D形フリツプフ
ロツプ９０２にラツチし、更に第1D形フリツプ
フロツプ７０２にラツチする。クロツクパルス８
０１がＬ論理に立下るとメモリ２０１は書込状態
となる。その他の構成及び動作は第５図の場合と
全く同様であるからこれ以上の詳細な説明は省略
する。

第８図以下にこの発明による信号保持回路を調
節計に応用した実施例を説明する。第８図は先に
第４図で説明したこの発明の信号保持回路を調節
計に応用した例を示す１００１は調節計の入力端
子である。この入力端子１００１にプロセスから
流量測定信号或は圧力測定信号、温度測定信号等
が供給される。この測定信号は比較器１００２の
一方の入力端子に与えられる。１００３はマイク
ロコンピユータであり、このマイクロコンピユー
タ１００３の出力側にＤ―Ａ変換器１００４が接
続される。Ｄ―Ａ変換器１００４の出力を比較器
１００２の他方の入力端子に与え、この比較器１
００２と、マイクロコンピユータ１００３と、Ｄ
―Ａ変換器１００４によつて周知のようにＡ―Ｄ
変換器が構成され、入力端子１００１に入力され
た測定値はＡ―Ｄ変換されてマイクロコンピユー
タ１００３に取込まれる。１００５は設定器であ
り、この設定器１００５の設定値も比較器１００
６と、マイクロコンピユータ１００３及びＤ―Ａ
変換器１００４によつてデイジタル値に変換さ
れ、マイクロコンピユータ１００３に取込まれ
る。

マイクロコンピユータ１００３では入力された
測定値とを比較し、その偏差値を周知のように
PID演算し、その演算処理結果をＤ―Ａ変換器１
００４とサンプリングスイツチ１００７を通じて
サンプルホールドコンデンサ１００８に周期的に
出力し、このコンデンサ１００８に調節計出力を
保持させる。コンデンサ１００８に保持した調節
計出力は第４図で説明したこの発明の信号保持回
路の入力端子４０４に与えられ、その保持電圧値
に対応したＨ論理とＬ論理の数が自動書込手段４
０１を通じてメモリ２０１に書込まれる。つまり
先にも説明したようにメモリ２０１の読出出力が
平滑回路２０４で平滑されて自動書込手段４０１
の比較器の４０２の他方の入力端子に与えられる
から入力端子４０４に与えられる調節計出力値
と、平滑回路２０４の出力とが平衡するようにメ
モリ２０１内にＨ論理とＬ論理が書込まれる。

モード切換スイツチ４０３を手動モードＭに切
換ると出力端子２０６にはメモリ２０１に記憶さ
れた調節計出力値が出力され続け、その値は半永
久的に保持されドリフトすることはない。

よつてこの発明による信号保持回路を調節計の
出力回路に利用することにより長時間手動モード
に放置しても出力がドリフトしない。よつて信頼
性の高い調節計を得ることができる。更にマイク
ロコンピユータ１００３が故障した場合にも手動
モードに切換えることにより出力端子２０６には
故障前の電圧を出し続けることができ、この点で
も信頼性の高い調節計を提供できる。

換言すれば従来のマイクロコンピユータを利用
した調節計では第９図に示すように手動モードで
はサンプルホールド回路１１０１の出力を入力側
の比較器１１０２に帰還し、この比較器１１０２
とマイクロコンピユータ１００３と、Ｄ―Ａ変換
器１００４によつてサンプルホールド回路１１０
１のドリフト分をＡ―Ｄ変換してマイクロコンピ
ユータに取込み、マイクロコンピユータ１００３
の演算機能を利用してそのドリフトを補正するよ
うにしている。このためマイクロコンピユータ１
００３が故障すると手動モードにおいて出力がド
リフトしてしまう欠点がある。

この従来のドリフト補正方式に対してこの発明
の信号保持回路が信号保持機能の点で優れている
ことと、マイクロコンピユータの故障に対しても
プロセスを手動操作によつて長期にわたつて安全
に操作できる点で優れていることが理解できよ
う。

第１０図に第５図で説明した書込手段を調節計
に応用した例を示す。この例でも自動書込手段４
０１の入力端子４０４にホールド用コンデンサ１
００８を接続し、その前段にサンプリングスイツ
チ１００７を介してＤ―Ａ変換器１００４と、マ
イクロコンピユータ１００３、Ａ―Ｄ変換用比較
器１００２、設定電圧源１００５が接続される点
は第８図と同様である。そして調節計としての作
用効果は第８図で説明したのと全く同様に手動モ
ードでの信号の不変性と、マイクロコンピユータ
１００３の故障に対してもその影響がプロセスに
及ばない点で優れた作用効果が得られる。

第１１図は第９図で説明したメモリ２０１とし
てRAMを用いた場合の信号保持回路を調節計に
応用した場合を示す。この実施例で他の実施例と
の違いはモード切換スイツチ４０３ｃを平滑回路
２０４の出力側に設け、自動モードではサンプル
ホールドコンデンサ１００８にホールドされた調
節計出力を直接バツフア増幅器２０５を通じて出
力端子２０６に出力するようにし、手動モードの
場合だけメモリ２０１の読出出力を利用するよう
にした点である。その他の構成はメモリ２０１が
RAMである点の外は第１０図の場合と全く同じ
である。

以上説明したようにこの発明によればアナログ
信号量を長期にわたつて一定不変のまま保持する
ことができるメモリ回路を提供することができ
る。よつてそのメモリ回路を例えば調節計に応用
することにより信頼性の高い調節計を得ることが
できる。また単に手動操作器として利用してもそ
の説定値が長期にわたつて一定不変に保持できる
ことから信頼性の高い手動操作器を提供できる。
然もこの発明のメモリ回路はメモリ２０１に平滑
回路２０４と、その他に書込手段４０１，２０７
を付加しただけの構成であるため構成が簡単で安
価に作ることができる利点もあり、その効果は実
用に供して頗る大である。

【図面の簡単な説明】

第１図は従来のサンプルホールド回路を説明す
るための接続図、第２図及び第３図はこの発明の
基本となつた考え方を説明するための接続図、第
４図、第５図及び第７図はこの発明の実施例を示
す接続図、第６図は第５図の動作の説明に供する
波形図、第８図乃至第１１図はこの発明の応用例
を説明するための接続図である。 ２０１……循環的に読出し可能なメモリ、２０
４……平滑回路、２０７……手動書込手段、４０
１……自動書込手段、４０３……モード切換スイ
ツチ、７０１……メモリを複数の領域に分割して
記憶する手段。

Claims (1)

【特許請求の範囲】
1. １ 入力アナログ信号が一方の入力端子に供給さ
   れ他方の入力端子にアナログ出力が供給される比
   較器と、この比較器の出力の状態により２値符号
   の何れか一方が書込まれ、その書込まれたデータ
   を循環的に読出すメモリと、このメモリの読出出
   力を平滑し、その平滑出力を上記アナログ出力と
   して取出す平滑回路とより成り、この平滑回路の
   出力信号を上記入力アナログ信号に追従させるよ
   うに構成したメモリ回路。