SU1361629A1 - Элемент пам ти - Google Patents

Abstract

Изобретение относитс  к элект- :ронной технике и может быть использовано в коммутирующих цеп х как аналоговых, так и цифровых полупроводниковых приборов, а также дл  создани  автоматизированных перестраиваемых систем с измен емой архитектурой . Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  двусторонней передачи сигнала. Поставленна  цель достигаетс  введением нагрузочного элемента 7 и второго ключевого МДП- транзистора 3. В данном элементе возможна коммутаци  цепей между собой при подаче программирующих импульсов по коммутирующим цеп м. 1 ил. 1 табл.

Description

Изобретение относитс  к электронной технике и может быть использовано в коммутирующих цеп х как аналоговых, так и щфровых полупроводниковых приборов , а также дл  создани  автоматизированных перестраиваемых систем и систем с измен емой архитектурой.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  двусторонней передачи сигнала.

На чертеже представлена принципиальна  схема элемента пам ти.

Элемент пам ти содержит запоминаю- щий МДП-транзистор 1 с плавающим затвором и с туннельной областью, первый ключевой МДП-транзистор 2, второй ключевой МДП-транзистор 3, вход 4 записи , выход 5, управл ющий вход 6 стирани , нагрузочный элемент 7 (резистор ) и управл ющий вход 8 считывани  .

Элемент пам ти обеспечивает п ть

режимов работы: запись, стирание,чте-25 венно. Дл  упрощени  работы можно на.

ние и два режима невыбора при записи

(приведенные в таблице). i .

Элемент пам ти работает следующим

образом.

При стирании на управл ющий затвор запоминающего транзистора 1 и на затвор второго ключевого транзистора 3 подаетс  высокий положительный потенциал , в результате чего происходит туннелирование электронов на плавающий затвор. Ключевой транзистор 3 обеспечивает заземление стока з-апоми- нающего транзистора 1, соединенного с туннельной областью. После стирани  запоминающий транзистор 1 переходит в состо ние с высоким пороговым напр жением (пор дка +10 В) и коммутируемые цепи размыкаютс .

В режиме записи на вход 4 и выход 5 подаетс  высокий положительный потенциал , а управл ющий затвор запоми- нающего транзистора 1 заземл етс . При этом происходит туннелирование электронов с плавающего затвора и запоминающий транзистор 4 переходит в .состо ние с низким пороговым напр жением (пор дка -5 В). Коммутируемые цепи оказываютс  замкнутыми.

В режимах невыбора при записи на вход 4 или на выход 5 не подаетс  высокий потенциал. При этом на сток транзистора 1 и соединенную с ним туннельную область не попадает высокий потенциал либо ввиду того, что

5

0

закрыт ключевой транзистор 2, либо ввиду отсутстви  высокого напр жени  на выходе 5, Таким образом, записи не происходит и коммутируемые цепи остаютс  разомкнутыми.

В режиме чтени  на вход 8 подаетс  положительное напр жение, большее порогового напр жени  ключевого транзистора 2. Соотношение нагрузочного резистора 7 и сопротивлени  устройства , подключаемого к входу А, должно обеспечивать открывание транзистора 2, В этом случае возможна передача сигнала как с выхода 5 на вход 4, так и обратно, с входа 4 на выход 5.

Амплитуда сигнала должна быть больше порогового- напр жени  первого ключевого транзистора (пор дка +2 В) и меньше напр жени , при котором может начатьс  стекание зар да с плавающего затвора (пор дка +10 В).

В режимах записи, стирани  и невыбора напр жение на входе 8 несущест5

0

0

5

0

5

этом входе оставить потенциал, который подаетс  при чтении. I

Предлагаемые элементы пам ти могут быть объединены в матрицу, причем их управл ющие входы 6 и 8 могут быть объединены. Подава  на такую структуру внешние сигналы, можно коммутировать входы и выходы матрицы произвольным образом.

Claims (1)

1. Формула изобретени .

   Элемент пам ти, содержащий запоминающий МДП-транзистор с плавающим затвором, первый ключевой МДП-транзистор , исток которого соединен со стоком запоминающего ЩП-транзистора, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  двусторонней передачи сигнала, в элемент пам ти вв.едены нагрузочный элемент и второй ключевой МДП-транзис- то-р, исток которого подключен к шине нулевого потенциала, сток - к истоку первого ключевого МДП-транзистора, а затвор соединен с управл ющим затвором запоминающего МДП-транзистора и  вл етс  управл ющим входом стирани  элемента пам ти, затвор первого ключевого МДП-транзистора соединен с истоком запоминающего МДП-транзистора , первым выводом нагрузочного элемента и  вл етс  входом записи эленого элемента  вл етс  управл ющим входом считывани  элемента пам ти.

   Редактор В. Петраш

   Составитель Л. Амусьева Техред М.Дидык

   Заказ 6297/52 Тираж 588Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изЬбретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   тора  вл етс  выходом элемента пам ти .

   Корректор Г. Решетник