JPS6143083A

JPS6143083A - ビデオ処理回路

Info

Publication number: JPS6143083A
Application number: JP60170995A
Authority: JP
Inventors: ゼンケ・メールガルト; トーマス・フイツシヤー; ハインリツヒ・プアイフアー; ペーター・ミヒアエル・フラム
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1984-08-03
Filing date: 1985-08-02
Publication date: 1986-03-01
Anticipated expiration: 2009-10-19
Also published as: EP0169930A1; US4757390A; DE3464189D1; EP0169930B1; JPH0683476B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、テープ状の磁気記録媒体を用いるビデオレ
コーダ等に使用されるビデオ処理回路に関する。そこで
は、復調複合カラー信号から分離された後のクロマ信号
が標準クロミナンス副搬送波周波数よりも低い搬送信号
に変換され、また、分離された複合ビデオ信号が周波数
変調を受け、更に、低周波数キャリアのクロマ信号と周
波数変調された複合ビデオ信号との合成信号がヘッドシ
ステム手段によって記録媒体に格納され、再生時にあっ
ては前記合成信号が前記ヘッドシステム手段によシ前記
記録媒体から読みとられ、元の複合カラー信号に復元さ
れる。

また、上記ビデオテープレコ゛−ダは、上記磁気記録媒
体やへ、ドシステムを駆動するモ」りの制御回路を有す
る。

〔発明の技術的背景〕

現在一般に用いられている３つのシステムのビデオレコ
ーダ、　ＶＨ８、’　Ｖｉｄ’ｅｏ　２０００　、ベー
タマックスは、略以下に述べるような様式で構成されて
いる。

ＶＨＳシステムにおいては、ＰＡＬ方式対応の場合、低
域クロミナンスサブキャリア周波数が６２７　ｋＨｚで
あシ１、ＮＴＳＣ方式対応の場合６２９ｋＨｚであり、
この周波数はそれぞれＰＡＬ、ＮＴＳＣ方式の各水平走
査周波数の４０．１２５倍と４０倍である。再生中にお
いて、前記サブキャリア周波数と各水平走査周波数を組
み合せることは、クロミナンスサブキャリアの位相再生
を正確に得るようにテープスピードの変動を補償するこ
とを可能にする。

従って、テレビジョン受像機に一般に使用される回路の
他に、ビデオレコーダでは付加的回路が必要とされる。

従来のビデオレコーダにおいては、上記□付゛加的回路
は、ディスクリート部品や、アナログ信号処理機能を受
は持つ単なる小規模のモノシリツク集積回路を圧倒的に
用いて実施されている。

〔発明の目的〕

この発明の目的は、モノシリツク集積回路を使用規模を
増大するために、集積レベルを向上することにある。こ
のモノシリ、り集積回路は、新規で一一された回路思想
を用いておシ、３つのＰＡＬ、ＮＴＳＣ，ＳＥＣＡＭ方
式に有効である。この回路思想は、各方式に適用するの
にわずかな修正を必要とするだけである。特に、この修
正は、回路技術上は、少しの影響を持つだけであり、各
カラーテレビジョン方式に最適の回路技術となる。

〔発明の概要〕

この発明による解決は、高速デジタル回路手＆ＶＫより
て各ビデオレコーダシステムに必要な信号処理を実行す
るためのアイデアに基づきなされており、しかし、これ
らの高速デジタル回路の出力信号を磁気テープにデジタ
ル形式で記録する代りに、これらのデジタル信号を記録
するのに前もって対応するアナログ信号に変換するもの
である。従って、この発明によれば、サンプリング信号
がすべてのカラーテレビジョン方式にわたって固定の周
波数を有した第１のアナログデジタル変換器が設けられ
る・発明の基礎となるアイデアは、サンプリング周波数に整
数調和したところの全カラーテレビジョン方式に対する
低調波の固定サブキャリア周波数で、クロマチャンネル
におけるデジタル信号処理を実現することにある。

このように、記録、再生の何れにおいても、デジタル回
路による信号処理が行なわれ、これは、ビデオテープレ
コーダに対しかなり高密度の集積化を可能にする。

〔発明の実施例〕

以下この発明の一実施例を図面を参照して説明する。

第１図は、この発明の全体的な実施例をブロックダイヤ
グラムで示す。高速アナログデジタル変換ｍａｙのアナ
ログ入力は、Ｍｌの切換スイッチｕｉ　１を介して、記
録そ−ドＲでは複合カラー信号入力部ｆｓ＠ｅ再生モー
ドＰではヘッドシステムｋｓのための双方向増幅手段２
マの出力部の何れにも接続される。ヘッドシステムｋｇ
は、２つのヘッドが概略的に示されている。アナログデ
ジタル変換器ａｗは高速のものであり、むしろ、瞬間変
換器と称され、その出力は、サンプリング信号ｉｏのく
シ返しノ臂ルス周波数Ｆｃで、多重ビットの並列デジタ
ルワードを得る。サンプリング信号ｆａは、サンプリン
グ発振器ａｓから得られ、この発振器は、各３つのカラ
ーテレビジョン方式（ＰＡＬ、ＮＴＳＣ，ＳＥＣＡＭ）
に対して固定の周波数で発振する。実施例においては、
上記周波数は、１８　ＭＨｚ　〜２０１ｉ！Ｈｚであり
、具体的には、１８ＭＨ２が使用される。

記録モードＲにおいて、アナログデジタル変換器＆Ｗの
出力部にあられれるデジタルワードは、デジタル化され
た複合カラー信号ｆｓ′とじてあられれる。この信号は
、３つの高速デジタル回路ｄｂ、ｄｃ、ｄｍによりて処
理されるもので、これらの回路は互いに信号のやシとシ
を行ない、少なくとも一部の信号を並列に扱う。デジタ
ル回路ｄｂは、基本的にＦｉ、複合ビデオ信号を処理し
、ビデオ信号から同期信号を分離し、その出力部には・
良質のデジタル輝度信号ｔｓを得る。また、この回路は
、複合カラー信号ｆＩＩＩからり四マ信号＠Ｓを分離す
る。クロマ信号ｃＩＩは、デジタル回路ｄａで、各方式
に応じて処理される。デジタル回路ｄｍは、へ、ド及び
テープドライブ用に供せられるコン）１−−ル信号８ｍ
を作るもので、補正信号ｃｒが供給されている。゛まだ
、この３つの高速デジタル回路ｄｂ、ｄｅ、ｄｍは、固
定周波数のサンプリング信号ｆｃによって駆動されてい
る。

第１図はまた、コントロールユニット１ｅを示し、これ
は、サンプリング信号ｆｃで駆動され、ビデオテープレ
コーダのコントロールｇｔｔに接続され、また、そこか
らの信号やコマンドを、高速デジタル回路ｄｂｅｄｃｓ
ｄｍに伝達する。

デジタル回路ｄｂ、ｄｅの出力部は、それぞれ、第１、
第２のデジタルアナログ変換器ｄｖ　１　、　ｄｖｊに
接続され、この変換器ｄｗ１．　ｄｗＪの出力信号は、
アナログ加算器ａｍで加算され、磁気記録媒体に記録さ
れるべきアナログ信号を形成する。記録モードＲにおい
て、アナログ加算器ａｍの出力は・第２の切換スイッチ
ｕ２を介して増幅器２マに供給される。この増幅器２マ
の利得特性は、記録モードであろうと再生モードであろ
うとラインマｔを通じてデジタル回路ｄｂからコントロ
ールスることが可能である。再生モードＰにおいて、ア
ナログデジタル変換器＆Ｗの入力は、第１の切換スイッ
チｕ１を介して増幅器２マに接続され、また、アナログ
加算器ａ＆の出力は、第２の切換スイッチｕ２を介して
複合カラー信号出力部／ｓａに接続される。

第１図においては、アナログ信号ラインと、デジタル信
号ラインの識別がなされている。アナログ信号ラインは
通常の実線であり、デジタル信号ラインは少なくとも処
理すべきデジタルワードのビットが並列に導通すること
のできる並列線からなるパスである。

第２図は、クロミナンス信号処理回路の実施例を示すプ
ロ、り図である。ブロック図の信号路は、アナログデジ
タル変換器ａｗから便宜上水されておシ、このアナログ
デジタル変換器＆Ｗには、切換スイッチｕノからの信号
が供給される。第２図の回路は、記録、再生の両モード
で用いられ、各モードで個々の動作上のノぐラメータが
切換えられるだけで信号の流れる方向は変らない。

アナログデジタル変換器ａｙの出力部は、第１＃第２の
デジタル乗算器ｍｌ、ｍ２の各第１入力部に接続され、
各乗算器の各第２入力部は、コサイン出力部ｅａとサイ
ン出力部８具にそれぞれ接続されている。これら出力部
は、第１の周波数設定及び制御用のデジタルサイン波発
生器−ｇノに設けられている。

第１の乗算器ｍ１の出力部は、第１の９０゜移相器ｈノ
と同じ遅延量を有した第１のデジタル遅延素子マ１を介
して、第１のデジタル加算器ａ１の第１入力部に接続さ
れ、第２の乗算器ｍ２の出力部は、第１の９０°移相器
ｈ１を介して、第１のデジタル加算器ａ１の第２入力部
に接続される。

■Ｓシステムとしては、第１のサイン波発生器ｇ１に与
える周波数設定入力部ｆｅは、記録モードＲにあっては
、第１のデジタル信号ｄｓ１で与えられ、このときの周
波数は、サンプリング周波数Ｆｃの７とクロミナンスサ
ブキャリア周波数の差忙等しく、再生時にあっては、第
２のデジタル信号ｄｍＪで与えられ、このときの周波数
は、サンプリング周波数の１と水平周波数（ＮＴＳＣ方
式）の４０倍（ＰＡＬ、ＳＥＣＡＭ方式処理時は４０．
１２５倍）の和に等しい。よって、３つのカラーテレビ
ジョン方式の何れかによって伝送されたテレビジョン信
号に応じて、関連したクロミナンスサブキャリア周波数
若しくは水平周波数が第１のサイン波発生器ｓｇｉで作
用する。これは、第２図に示される２つのレジスタｒｌ
、ｒ２が、前記デジタル信号ｄｓＪ、’ｄｓＪを含むか
又は演算して得、これを、ＰＡＬ、ＮＴＳＣｅＳＥＣＡ
Ｍ方式の識別入力に応じて導出することで得られる。ま
た、第２のレジスタｒ２は、水平同期ノ４ルス■を供給
される。サイン波発生器ｍｇｌ、ｔｓｇ２に対して与え
られるデジタル信号ｄ！＋１．ｄｌＩ２の記録と再生時
とでの異なった連用は、第３．第４の電子切換スイッチ
ｕ３．ｕ４によって達成される。

ビデオ−２０００とペーターマ、クス方式においては、
デジタル信号ｄｍＪ、ｄａ２は、各低域変換されたクロ
ミサンスサブキャリアに応じて選択されなければならな
い。

２つの乗算器ｍｌ、ｒｎｌ！、遅延素子ｖ１゜９０°移
相器ｈｌ、加算器ａ１そしてデジタルサイン波発生器ａ
ｇｆから成る副回路は、デジタル直角位相混合器を構成
し、すべてのカラーテレビジョン方式における複合カラ
ー信号内のクロミナンスサブキャリア周波数を、正確に
、サンシリング周波数の７にシフト（移行）させる。

第２図の実施例では、このサンプリング周波数Ｆｅは、
サブキャリア周波数ｚｔである。

加算器ａ１の出力は、標準帯域フィルタｎｂｌに供給さ
れ、このフィルタの各カラーテレビジ田ン方式に応じて
設定される。従って、この標準帯域フィルタｎｂＪは、
前記レジへ夕ｒｌ。

ｒ２と同じように、帯域設定入力部を有するが、これは
第２図には示されていない。標準帯域フィルタｒ−ｂｌ
の出力部は、デ、ジタルデシメイターｄｚを介して第３
の乗算器ｍ３の第１入力部に接続されるもので、そのサ
ンプリング周波数ｆ１は、サンプリング周波数Ｆｃの百
である。第３の乗算器ｍ３の出力部は、デジタル信号整
形用の帯域フィルタｆｂの入力部に接続され−このフィ
ルタの出力部は、デジタルくし型フィルタｋｆを介して
、第１のデソタル補間器ｔｐｚの入力部に接続され、こ
れは、クロック信号ｆＣで駆動されている。スイッチｅ
８は、デジタルくし型フィルタｋｆが再生モードＰのと
きのみ作動するように、記録モードＲでは閉じている。

デシメイターｄｚ及び第１のデジタル補間器ｉｐｌによ
る機能は、クロマ信号処理副回路が高いサンプリング周
波数Ｆｃで動作させられるのではな（、もつと有効な低
い周波数Ｆｃで動作させられることを可能にする。その
結果、処理動作のために充分力時間を利用でき、クシ麗
フィルタｋｆＫ必要な回路構成がかなり低減される。

補間器１ｐＪの出力部は、第２のデジタル標準帯域フィ
ルタｎｂ２　ｇ第２のデジタル遅延素子ｖ２を通して、
第４のデジタル乗算器ｍ４の入力部に接続される。第２
のデジタル遅延素子ｖ２の遅延量は、第２の９０°移相
器ｈ２のそれと同じである。咬た、補間器ｉｐｌの出力
部は、第２のデジタル標準帯域フィルタｎｂ２を通して
、第２の９０°移相器ｈ２の入力部に接続されるもので
、この移相器ｈ２の出力部は、第５のデジタル乗算器ｍ
５の第１入力部に接続される。第４゜第５のデジタル乗
算器ｍ　４　、　ｍ　５の第２入力部は、第２の周波数
設定用のサイン波発生ｌ？ｒｍｇ２のコサイン出力部ｃ
ａとサイン出力部ｓａにそれぞれ接続されている・一方、これらのデジタル乗算器ｍ４＋ｍ５の出力は、第
２の加算器ａ２を介して、第１のデジタルアナログ変換
器ｄｖＪの入力部に供給される。

第２のサイン波発生器ｓｇ２の周波数設定入力部ｆｅに
ハ、記録モードＲでは第２のデジタルワードｄｓ？が供
給され、再生モードＰでは第１のデジタルワードｄｓＪ
が供給される。

遅延素子ｖｘ、９０°移相器ｈ２．乗算器ｍ４゜ｍ５．
加算器ａ２及びサイン波発生器８ｇ２は、アナログデジ
タル変換器ａｗの後段の対応する副回路（遅延素子ｖｌ
ｅ９０°移相器ｂＪ、乗算器ｍ　１　ｅ　ｆｎ　２　＃
加算器＆１．サイン波発土器ｓｇ２　）のように、直角
位相混合器を形成する。

上記２つの直角位相混合器は、前述した混合器の副回路
の構成が、後述した混合器の副回路の構成のミラーイメ
ージである点で異なる。

つまり、これが、この発明の基本的な特徴である。

この構成は、クロマチャンネルの全回路を極めて簡素に
する、もしそうでなければ、切換可能でつまシ複雑にな
２　ｆＣフィルタが必要となるからである。つまシ、副
回路（ｖ２．ｈ２ｅｍ　４　＃　ｍ　５　ｇ　ａ　２　
＠　ａｇ２　）による第２の直角位相混合器が従来のよ
うな形式で構成、されるならば、位相が正確に９０°に
分離された２つの混合されるべき信号が作られ、次にそ
れぞれにサイン波発生器Ｂｇ２からのコサイン波とサイ
ン波が混合され、最後に合成されるのであるが、第１の
直角位相混合器はまず入力信号とサイン波発生器からの
サイン及びコサイン波とをそれぞれ合成し、次にコサイ
ン多重信号から直角位相信号を作るだけである。

周波数設定入力部ｆｅの他に、第１のサイン波発生器ｓ
ｇｌは、位相制御入力部ｆｒを有し、これは、デジタル
位相ロックドループｐｒの出力部に接続されている。デ
ジタル位相ロックドループｐｒは、デジタル水平同期信
号■と、デジタル水平偏向発振器ｈｅからの信号とを比
較する。

従って、サイン波発生器ｍｇｌは、アナログＰＬＬ発振
、器に相当し、その周波数は、従来の水晶発振器のそれ
に正確に対応して応答している。

第３の乗算器ｍ３の第２入力部は、デジタル自動カラー
コントロール段ａｃの出力部に接続さし、コのカラーコ
ントロール段ＩＬｅの信号入力部は、くシ形フィルタｋ
ｆの出力部に接続さ五、またクロック入力部には、水平
同期ノ４ルスａ８が供給される＠カラーコントロール段１１１ｅは、カラーバ−スト信号
の増幅率を一定の値に維持する、これは、記録時の最適
レベルの制御及び、たとえば再生時のテープ特性の違い
によって引き起される増幅率の変化の補償を達成するた
めである。

マタ、カラーコントロール段ａｅは、方式に応じてカラ
ーバースト信号の増幅率を増加又は減少させる。

レコーダは通常２つのヘッドを有し、これらは、記録媒
体に交互に接触する。カラーコントロール段ａｅにおい
ては、２つのヘッドに対するコントロール量が、２つの
ヘッド系列のチャンネル間のシステム上の違いを補償す
るために、それぞれに分離的に決定される。そのために
、カラーコントロール段には、テープに接触のへ、ドを
識別させるための信号（図示せず）が与えられている。

ｉ号整形用の帯域フィルタｆｂは、低減サンプリング周
波数ｆノで作動するものであって、クロマ分岐系上の標
準通過帯域特性を正確に確立しておシ、帯域フィルタｎ
ｂＪは、おおよその前置選択を行なえばよく、このため
、実施が容易である。

くし形フィルタｋｆは、再生時において、記録媒体の隣
接トラック間のクロストーク低減を発揮するもので、記
録時に通常ライン間でりｐマ信号の位相が変ることを利
用している。方式によっては、クロマ信号の位相は、再
生時に、ライン間で切換えられ、適当なくし形フィルタ
で、ライン間のクロストーク補償がなされるものもある
。第２図においては、上記の位相切換えは、サイン波発
生器ａｇ２の周波数設定入力部ｆｅに与えられる適当な
信号によって、記録時に行なわれ、そして、再生時に、
サイン波発生器ｓｇＪの周波数設定入力部に与えられる
対応した信号によってキャンセルされる＠第３図は、ビデオ信号処理回路の一実施例を示すプロ、
り図である。ここでは、クロマ信号処理回路とは異なシ
、記録と再生を両方性なうための信号系ではない。第１
の副チャンネルｒが記録Ｒを行なうためのものであり、
第２の副チャンネルｐが再生Ｐを行なうためのものでち
る。

サンプリング信号は、１８〜２０　ＭＨｚ帯に設定され
た固定周波数Ｆｃの信号ｆｃであり、信号路の始まシは
、先はどのアナログデジタルコンノ々−タａｙから示さ
れている。更に、第２図の乗算器ｍ　１　＃　ｍ　２を
制御するのに加えて、その出力信号は、第５の電子切換
スイッチ「５に供給される。このスイッチは、記録Ｒ，
再再生の選択モード′に応じて、副チャンネルｒもしく
はｐの信号源として作用する。

副チャンネルｒにおいて、アナログデジタル変換器ａｙ
の出力は、上限のカットオフ周波数が約３　ＭＨｚの低
域フィルタｔｐの入力部に供給され、このフィルタの出
力部は、その出力を、デジタル同期分離器部ｈａに供給
し、さらに、このフィルタの出力部は、プリエンファシ
ス及びリミッタ段ｐｂを介してデジタル電圧制御発振器
ｖｏの入力部に接続され、この発振器は周波数変調器と
して作用する。

デジタル電圧制御発振器ｖｏには、第３のデジタルワー
ドｄｓＪが供給されるもので、このワードは、テレビジ
ョン方式に応じて発振キャリア周波数を決定する。発振
器ｖｏの出力部は、低域カットオフ周波数が約１．５　
ＭＦＩｚの第１のデジタル高域フィルタｈｐＪを通して
、更に第６の電子切換スイッチｕ６を通して、第２のデ
ジタルアナログ変換器ｄｖ２に接続される。

第２の副チャンネルφておいて、アナログデジタル変換
器ＩＬＷの出力信号は、切換スイッチｕ５を介し、て低
域カットオフ゛周波数が約１．５ＭＨｚの第２のデジタ
ル高域フィルタｈｐ２に接続される。　　　　　・周波数検波器ｆｄの出力部は、デジタル・デシタイティ
ング。低域フィルタｄｔの入力部に接続されるもので、
このフィルタの上限カットオフ周波数は、約３　ＭＨｚ
　、そしてまたこのフィルタには、サンプリング周波数
の半分のＦ　ｃ／２のクロック信号ｆ２が供給され、こ
のクロックレートＦ２でこのフィルタの出力部にデジタ
ルワードがあられれる。

デジタル・デシメイテイング低域フィルタｄｔに続いて
、デジタル・デエンファシス及びノイズ低減段ｄｕが設
けられ、これの出力部は、第７の電子切換スイッチｕ７
の第１？入出力路を介して、第３の加算器ａ３の第１の
入力部に接続され、また、このデジタル・ディエンファ
シス及びノイズ低減段ｄｕの出力部は、前記切換スイ、
チｕ７の第２の入力部を介してデジタル相関器ＫＬの第
１入力部に接続されている。デジタル相関器ＫＬの第２
入力部は、第３の加算器ａ３の出力部に接続され、この
相関器の出力部は、第３の加算器ａ３の第２入力部に接
続されている。

また、第７の切換スイッチｕ７の出力部は、遅延段ｖｓ
の入力部に接続されるもので、この遅延段は、テレビジ
ョンシステムの１ライン期間に等しい遅延量を有する。

第３の加算器ａ３の出力部に接続された第２のデジタル
補間器１ｐ２は、サンプリング信号ｆｃでクロック駆動
され、その出力部は、第６の切換スイッチｕ６を介して
、第２のデジタルアナログ変換器ｃ１ｗ２の入力部に接
続されている。切換スイッチｕ７の制御入力部は、ドロ
ップアウト検出器ｄｋの出力部に接続されるもので、こ
の検出器の入力には、第２の高域フィルタｈｐ２の出力
から供給されている。

ドロップアウト検出器ｄｋは、入力レベルが予じめ設定
した値よシも低くなった場合に切換スイッチｕ７を作動
させる比較回路であ）、記録媒体からの雑音の多い信号
を、遅延段ｖ８からの１ライン前にス午ヤンした信号に
置きかえるものであ・る。

また、ノイズ低減は、相関器ｋｔによっても達成される
。従来の回路においては、ノイズは、連続走査ライン信
号のわずかな歪の場合、フィルタを施すことで抑圧され
、一方、大きな歪の場合、フィルタは、垂直方向へのイ
メージの速い変化によって生じる不安定を避けるために
、オフされ（移動検出器）そいた。

第４図は、８３図の周波数検波器ｆｄの実施例である。

検波器の出力部は、第３のデジタル９０’移相器ｈ３と
同じ遅延量の第３の遅延素子ｖ３及び第１のデジタル絶
対値設定段ｂｂｚを介したのち、減算器ｓｔの減算入力
部Ｓ及び電子多重中間スイッチｋｒの第１信号入力部に
接続される。第３のデジタル９０’移相器ｈ３は、周波
数検波器の入力部と第２のデジタル絶対値設定段ｂｂ２
との間に設けられ、この絶対値設定段ｂｂ２の出力部は
、減算器８の被減数入力部ｍ−及び多重中間スイッチｋ
ｒのＭ２２信入力部に接続される。

多重中間スイッチｋｒのコントロール入力部は、減算器
８ｔのサイン信号出力部ｖａに接続され、またその２つ
の出力部は、それぞれ、デジタル割算器ｄｏ被除数入力
部ｄｄと除数入力部ｄｒに接続され、この割算器ｄの出
力部は、第１の牛象限のアーク・タンジェント（−）値
を保持したリード・オンリー・メモリｒｍのアドレス入
力部に接続されている。

第３の遅延素子ｖ３の出力信号の最上位ビット及び第３
の９０°移相器ｈ３の最上位ビットは、それぞれ、第１
のイクスクルーシブオア回路、、、ｅｘｌのＭｌ及び第
２の入力部に供給され、この回路ｅｘｌの出力は、第２
のイクスクルーシブオア回路ｅｘ２の第１入力部に供給
され、この回路ｅｘ２の第２入力部は減算器８ｔのサイ
ン出力部に接続されている。

リードオンリーメモリｒｍの各ピッド出力は、−多重イ
ンバータｖｉ１の各インバータ入力部に導入され、捷た
、多重インバータの各入力部は、多重スイッチｖｕＪの
各スイッチ入力部に接続されている。多重スイッチの各
スイッチ部の第２入力部は、多重インバータｖ１１の各
出力部に接続され、各スイッチ部の共通制御入力部は、
第２のイクスクルーシブオア回路ｅｘ２の出力部に接続
され、そして、第１の多重スイッチｖｕｌの出力はデジ
タル微分器ｄｇによって導出される。

多重スイッチｖｕＪの出力信号ビットの上位側は、第２
のイクススクルーシブオア回路ｅｘ２の出力によって、
上位ビットが補足され、さらに次の上位ビットが第１の
イクススクルーシブオア回路ｅｘｌの出力によって補足
され、さらに次の上位ビットが第３の遅延素子ｖ３から
の符号ビットによって補足されている。多重スイッチｖ
ｕｌの出力は、デジタル差分器ｄｇによって導出上れる
。

割算器ｄの被除数入力部ｄｄの信号が、除数入力部ｄｒ
の信号よりも小さいか又は略等しくなり、割算器ｄが固
定の出力ビツト数を有することができるように、中間ス
・インチｋｒは、減算器ｓｔのサイン出力部ｖａの信号
で制御される。逆に、もし、小さい方で大きい方を割算
するようなことがあると答は無限に近づくからである。

２つの絶対値設定数ｂｂｌ　、　ｂｂＪ手段によりて、
遅延素子ｖ３及び９０’移相器ｈ３の出力のサイン（符
号）を自由にできる。従って、このことと、先の割算器
ｄの割算結果によって、リードオンリーメモリｒｍは、
第１のｉ象限（０’〜４５°）の中にあるアークタンジ
ェント値を有す五ば良い。よりて、リードオンリーメモ
リのサイズを最小にすることができる。

２つのイクスクルーシゾオア回路＠ＸＩ　、　６１２手
段によって、３６ｏ０の角度情報を生成するのに必要な
ビット数は、リードオンリーメモリｒｍの出力信号に加
算される。従って、多重スイ、チｖｕｌの出力部は、周
波数検波されるべき入力信号の位相検波信号を得る。そ
して、この位相検波信号から微分器ｄｇＫよって、周波
数検波信号が導出される。・副回路マ３．ｈ３によって、位相直交変調の２つの信号
を発生する代シに、この２つの信号は、奇数位のトラン
スパ゛−サルフィルタ手段によって導出されることがで
きる。

奇数位のフィルタは、トランスパーサルフィルタこ７り
°・り周波数１関Ｌ？・対称な周波数帯域内で、その周
波応答特性上の誤多度が特に小さい点で重要である。

第４図に示される周波数検波器としてのＭＯ８集積回路
に必要なチ、グエリアは、副回路ｖ３゜ｈ３の入力部の
８ピツト、中間スイッチｋｒの７ビツト、出力部の１０
ビツトがあシ、約６ｍ２を概算される。

第５図は、第２図の回路が、Ｓ　ＥＣＡＭ方式動作を行
なうための付加副回路を含む場合の実施例である。

第１のデジタルフィルタｄｆｌは、第１の標準帯域フィ
ルタｎｂＪの出力部に接続され、このフィルタｄｆｌの
特性は、記録時のベル形特性から再生時Ｑ逆ベル形特性
に切換え可能であり、このための構成は、特に第５図に
は簡略化のために示していない。

第１のデジタルフィルタｄｆ１の出力部は、付加デジタ
ル周波数検波器ｆｄ′に接続され、さらに、この検波器
ｆｄｌの出力は、７′ジ゛タル周波数変調器１ｍに導出
され、これの周波数偏差は、記録時と再生時とで第１．
第２の値に切換え可能であり、また、クロマ信号が存在
するときのみ水平同期ノルスｓｓ手段によりて活性化さ
れる。

周波数変調器ｆｍの出力は、第２のデジタルフィルタｄ
ｆ２に導入され、このフィルタの特性は、再生時のベル
形特性から記録時の逆ベル形特性に切換可能であり（切
換構成は図示せず）、またこのフィルタの出力部は、Ｓ
ＥＣＡＭモードのときに、第８の電子切換スイッチｕ８
の第１入出力路を介して第２の標準帯域フィルタｎｂ２
の入力部に接続されている。ＰＡＬ７’ＮＴ　ＳＣ′（
−一ドノトキは、切換スイッチｕ８の第２の入出力路は
、第１の補間器ｉｐｌの出力部と第２の標準帯域フィル
タｎｂ２の入力部とを接続する。

従って、ＳＥＣＡＭ−１ニードにおいては、副回路ｄｌ
。

ｎ　３　＊　ｆｂ　−ｋｆ、ｉｐＪの代シに、上述した
副回路ｔｌｆｌ　＊　ｆｄ’　＃　ｆｍ　、　ｄｆ２が
動作させられる。第５図の他の副回路については、第２
図のものと同じである。

第６図は、第１の標準帯域フィルタｎｂＺの具□体側と
その特性を示す。この帯域フィルタとして使用できる他
のデジタルフィルタに比較して、第６図のデジタルフィ
ルタは、使用する加算器ａｄの数及び減算器ＩＩｂの数
に関して全く有利な構成となっている。

その伝達特性は、である。

図示のように、第６図のデジタルフィルタは、加算器ａ
ｄ　、減算器ｓｂ　、遅延素子Ｖから成シ、それぞれの
遅延量は、フィルタのサンプリング信号期間の倍数に等
しく、この倍数は、各要素２の各指数の正の値に等しい
。

また、第６図のブロック図にみられるように、期間（１
＋Ｚ−’）を満足するための副回路は、デシメイターｄ
ｚの後に設けられ、そのサンプリング信号ｆノは、サン
プリング信号ｆｃの周波数Ｆｃのｉに等しい。従って、
ｌ　１３　ＭＨｚの周波数Ｆｅにおいて、この副回路は
、Ｆｃ／３　（＝　６　ＭＨｚ　）で動作させられる。

従って、デジメイターｄｚの後段のサブ回路の遅延素子
は、ｚ＊−２の回路部・であり・２Ｆｓｃ／３の遅延量
を与え、これは、５Ｆｃに等しい。

第６図の周波数応答特性カーブは、周波数Ｆ７ＭＨｚの
関数に対して、標準化された減衰度ｇ／ｄＢを示してい
る。特性カーブの最大位置は、サブキャリア周波数ｚｔ
に等し・い４．５　ＭＨｚに設定されている。

第７図は、第２図、第５図の信号整形帯域フィルタｆｂ
の構成例と周波数特性を示している。

上述した基本ユニッ）　ａｄ、ｓｂ、ｖに加えて、この
デジタルフィルタは、乗算器１ｎｐを含み、これは、伝
達特性Ｈ（ｚ）に一定のデシマル要素（０，３７５）を
作用させる。

伝達特性Ｈ（ｚ）は、Ｈ（ｚ）＝（１−Ｚ　　）　（０，３７５＋Ｚ−）（１
＋０．３７５２−２）。

である。

また、このデジタルフィルタは、必要とされる加算器及
び減算器の数の条件において有利な構成である。その特
性は、１．５　ＭＨｚに対して対称である、このフィル
タが周波数Ｆｃ／３のサンプリング周波数ｆ１でクロ、
り駆動されるようになっておシ、そして、４．５　ＭＨ
ｚのサブキャリア周波数が１にシフトされるようになさ
れている・第８図は、第１の補間器１ｐＪのブロック図
及び周波数特性を示す。この補間器の伝達特性は、であ
る。

第８図のデジタルフィルタの入力部におけるデジタル乗
算−ｍｍｘは、デジタル入力ワードｅを３″）の要素・
ｔ　Ｏ＃−１１の系に変換する。この３つの要素系は、
期間（１−Ｚ−２）の５Ｎ！現に対応している。

第８図のデジタルフィルタの周波数特性カーブの形は、
３．０　ＭＨｚと４．０　ＭＨｚの間でさえぎられ、つ
まり圧縮されている。このデジタル、フィルタは、１８
ＭＨ２のサンプリング周波数Ｆａが用いられた場合に、
その最小減衰ＯｄＢが４．５　ＭＨｚであるように、サ
ンプリング信号ｆｅでり０．り駆動される。

第９図は、第２図、第５図の乗算器ｍｊ。

ｍ５にそれぞに関連した２つのサイン波発生器１１ｇＬ
ｓｇ’の例を示している。このサイン波発生器は、ｊ−
ビットデジタルアキュムレータａｋを含み、この第９図
の実施例ではｊ＝１９である。アキュムレータは、周知
のように、加算回路でクロック駆動されるもので、この
回路は各−々クロックを受けとり、同じ値を、前回のク
ロ、クノクルスによって得られた結果に加える。従って
、周波数設定用の入力部ｆｅは、第２図あるいは第５図
のレジスタｒｌ、ｒ２の１つからデジタルワードｄｓＪ
、ｄｓｊの１つを供給される。アキュムレータａｋに供
給されるクロック信号は、サンプリング周波数ｆａであ
る。

（ｊ−２）番目ビットの低位のビットのｑピット（ｑは
アキュムレータａＫｐ出力でｊ−２より小さいか又は等
しい）が、第２の重重反転器ｖｉＪの各インバータを通
じて送給される。第９図の実施例ではｑ＝６であり、こ
れは、ストレー、トパイナリーコードの使用において２
〜２の重みのビットがカバーされるようにしている。

各インバータの入力部は、第２の多重スイッチｖｕ２の
各スイッチの第１入力部に接続され、これらスイッチの
各第２入力部は、各インバータの出力部に接続され、各
スイッチに対する共通の入力部は、（ｊ−ｔ）番のビッ
ト出力に接続されている。第２の多重スイッチｖｕ２の
出力部は、付加的なリードオンメモリｒｍ’のアドレス
入力部に接続されるもので、このメモリは第１の象限の
サイン（符号）値を保持しておシ、また、その出力部は
、乗算器ｍ２又はｍ５の第１入力部に接続されている。

乗算器の第２の入力部は、信号入力部であり、その出力
部は第３の多重反転回路ｖｉＪの各インパークに接続さ
れている。これらインバータの各入力部は、第３の多重
スイッチｖｕＪにおける個々のスイッチの各第１入力部
に接続され、また、個々のスイッチの各第２入力部は、
各インバータの出力部に接続されている。

第３の多重スイッチｖｕＪＫおける各スイッチの共通入
力部は；アキームレータａｋの第ｊ番目のビット出力部
に接続され、第３の多重スイッチｖｕＪ出力にはサイン
波信号が掛けられた入力信号が導出される。

多重反転器ｖｉ２．ｖｉ、９及び多重スイッチマｕ２゜
マｕ３は更に、第１の象限のサイン値から第４の象限の
ために第２のサイン値を導き出すために供し、第４の象
限のための第２のサイン値稈リードオンリーメモリｒｍ
’に含まれている。同様にアナログによって（第９図に
は示されていない）サイン波発生器ｍｇｌ　、　ｍｇ２
のコサイン出力部ｅａでは、コサイン値を導き出すこと
ができる・というのは、たとえば、付加的々リードオン
リーメモリ、２つの付加的多重反転器、２つの付加的麦
多重スイッチを設けても良いからである。この場合、サ
イン関数とコサイン関数間の関係の有利性を利用でき、
つまシ、一方は他方から９０°位相シフトした関係であ
るので、第１の象限のサイン値を格納している第９図の
付加的リードオンリーメモリｒｍ’のみを用意するだけ
でよい。

第２図乃至第９図において、各回路の接続は単一ライン
で示された。これは、図面をバスをあられすストライシ
ラインによってわかシにくくするのを避けたためである
。よりて、本発明による第２図乃至第９図の副回路は、
並列デジタル信号を処理するものであり、各副回路間の
内部接続リードは、種々の切換器や多重スイッチの制御
ラインのようないくつかの例を除いて、バスとして認識
すべきである。

第９図において、バスにおけるリード線数は、斜めに引
いた線に付す数値で示されている。

この発明は、最初に述べたように、モノシリツク集積回
路で成された。全回路は、必要に応じて単一のモノシリ
ツク集積回路としであるいはいくつかに分けたモノシリ
、り集積回路として構成できた。すべての副回路がデジ
タル回路で小るため、たとえばいわゆるＭＯ８技術と称
されふ絶縁ダート、電界効果トランジスタは、特に有用
であるが、この回路を作るには、高速パイ？−ラデノメ
ル回路であ１ってもまた有効である。

／ロマチャンネルに適用された主要点は、クロミナンス
サブキャリア周波数が方式１によシ異なるにもかかわら
ず、直交位相混合によって、デ・２タル処理がクロック
周波数の低調波状態に移行することであり、こりによ抄
、各テレ、ビジ、ｙ方式を通じて固定サンプリング周波
２数を用いるととア；できることであり、このこと、は
、固定層波数の単一のクロック卑土器がサンプリンググ
月として要求されるだけであ暮から、極めて有効な効果
である。このクロ、り発生器は通、常は水晶発振器が用
いられるので、単一の水晶だけが必要であるが、もし、
クロック周波数が各方式のクロミナンスサブキャリアの
ためにそれぞれ固定のものであった々らば、各ＰＡＬ、
ＮＴＳＣ。

８ＥＣＡＭに対応した３つの水晶発振器が必要となるか
あるいは、３つの水晶を切換え可能な発振器が必要とな
る。よって、本発明は、ビデオレコー〆に限定されるも
のではなく、デジタル形式で処理される複数の方式のカ
ラーテレビジョン信号を処理する場合にも適用可能であ
る。

この発明によると、ビデオレコーダの集積レペ〃を向上
するため、モノシリ、り集積回路の使用を拡大し、かつ
ＰＡＬ、ＮＴＳＣ，ＳＥＣＡＭの各テレビジ、ｙ方式に
対して一定した回路思想が有効に適用され、特にこの場
合は各方式に適合させるためにはほんのわずかな修正だ
けでよい。

そして、信号処理は、高速デジタル回路の出力がデジタ
ルの形ではな（デジタルアナログ変換されて記録媒体に
記録されるという形である。

複合カラー信号は、高速アナログデジタル変換器ａｙに
よりて、デジタル信号に変換されるが、高速アナログデ
ジタル変換器ａｔのサンプリングＲ１ｌ数は、全カラー
テレビジョン方式を通じて固に周波数である。り四マチ
ヤンネルにおけるデビタル処理は、全テレビジョン方式
を通じて周分のサブキャリア周波数ｚｔによって実行さ
れ、この周波数は、サンブリング周波数に対し整数の低
調波の関係にある。

【図面の簡単な説明】

°　算１図はこの発明の一実施例を示すブロック図、渾２図は第１図のクロマ回路の例を示すプロ２ノ図、ＩＩ＄３図は第２図のビデオ処理回〜路の例を示すプロ
、り図、側４図は第３図のデジタル周波数検波器の例を汗すブロ
ック図、側５図はＳＥＣＡＭ方式処理に用いる場合の副回路の例
を示すプロ、り図、第６図は第１の標準帯域フィルタ及びその特性のプロ、
り図及び特性図、第７図は信号整形帯域フィルタ及びその周波数特性を示
す、プロ、り図及び特性図、第８図は第１の補間器及び
その周波数特性を示す、プロ、り図及び特性図、第９図はサイン波発生器のブロック図である。ａｙ・・・高速アナログデジタル変換器、ｕｌ・・・第
１の切換スイッチ、ｚｖ・・・双方向増幅手段、ｋｓ、
・・へ、トンステム、　ＯＳ・・・サンプリング発振器
、ｄｂ、ｄｃ、ｄｍ・・・高速デジタル回路、Ｂｅ’・
・コントロールユニブト、ｄｗｌ　、　６ｗ２・・・デ
ジタルアナログ変換器、＆ａ・・・アナログ加算器、ｕ
２・・・第２の切換スイッチＯ

Claims

【特許請求の範囲】

（１）記録時には、復調複合カラー信号から分離された
クロマ信号（ｃｓ）が標準クロミナンスサブキャリア周
波数よりも低いキャリア信号周波数である低域変換クロ
マ信号（ｃｓ′）に変換され、複合ビデオ信号（ｂｓ）
が周波数変調された周波数変調複合ビデオ信号（ｂｓ′
）に変換され、これら変換された信号が合成されてヘッ
ドシステム手段（ｋｓ）によってテープ状の磁気媒体に
記録され、再生時には、前記ヘッドシステム手段（ｋｓ
）によって前記記録された信号がピックアップされ前記
複合カラー信号（ｆｓ）を復元するとともに、前記磁気
媒体及びヘッドシステム手段（ｋｓ）を駆動するモータ
の制御回路を有したビデオ処理回路において、第１の電子切換スイッチ（ｕ１）を介して、複合カラー
信号入力部（ｆｓｅ）あるいはヘッドシステム（ｋｓ）
の何れにも接続でき、各テレビジョン方式（ＰＡＬ、ＮＴＳＣ、ＳＥＣＡＭ）
を通して固定周波数のサンプリング信号（ｆｃ）が供給
される高速アナログデジタル変換器と、クロマ信号（ｃｓ）と複合ビデオ信号（ｂｓ）を分離し
、これらをデジタルクロマ信号とデジタル複合ビデオ信
号とにするデジタル処理手段と、前記複合ビデオ信号（
ｂｓ）から同期信号を分離し、これら同期信号をデジタ
ル同期信号化するデジタル処理手段と、信号を少なくとも部分的に並列に扱う高速デジタル処理
回路（ｄｂ、ｄｃ、ｄｍ）によって、デジタルモータコ
ントロール信号（ｓｍ）を発生する手段と、サンプリン
グ信号（ｆｃ）の周波数（Ｆｃ）が整数倍数であるとこ
ろの近接した標準サブキャリア周波数を有するところの
カラーテレビジョン方式に対して、固定周波数（ｚｔ）
で実行されるクロマ信号（ｃｓ）デジタル処理手段と、それぞれ、デジタル処理されたクロマ信号（ｃｓ）及びデジタル処理された複合ビデオ信号（ｌｓ
）が供給され、各出力がアナログ加算器の入力部に接続
された第１、第２のデジタルアナログ変換器と、前記アナログ加算器の出力部を複合カラー信号出力部も
しくはヘッドシステムの何れにも接続できる第２の電子
切換器とを具備したことを特徴とするビデオ処理回路。
（２）前記高速デジタル回路におけるデジタルクロマ回
路は、記録モード（Ｒ）、再生モード（Ｐ）で共通チャンネル
として作用し、そのサンプリング信号（ｆｃ）の周波数
は約１８ＭＨｚ乃至２０ＭＨｚ内で好ましくは１８ＭＨ
ｚに設定され、前記アナログデジタル変換器の出力部が第１、第２のデ
ジタル乗算器の第１入力部に接続され、これらデジタル
乗算器の第２の入力部は、それぞれ、周波数設定及び制
御可能な第１のデジタルサイン波発生器のコサイン出力
部（ｃａ）とサイン出力部（ｓａ）に接続され、前記第１の乗算器の出力部は、第１のデジタル９０°移
相器の遅延量と同じ遅延量を持った第１のデジタル遅延
素子を通して第１のデジタル加算器の第１入力部に接続
され、また前記第２の乗算器の出力部は、前記第１のデ
ジタル９０°移相器を介して前記第１のデジタル加算器
（ａ１）の第２入力部に接続され、前記第１のデジタル加算器の出力部は、第１のデジタル
標準帯域フィルタ及びサンプリング周波数（ｆ１）が例
えば固定サンプリング周波数（Ｆｃ）の３分の１に副調
和しているデジタルデシメイターを介して、第３のデジ
タル乗算器の第１入力部に接続され、前記第３の乗算器の出力部は、デジタル信号整形帯域フ
ィルタの入力部に接続され、このフィルタの出力部は、
記録時（Ｐ）のみにバイパスされるくし形フィルタを介
して、サンプリング信号（ｆｃ）によってクロック駆動
される第１のデジタル補間器の入力部に接続される。前記第１のデジタル補間器の出力部は、第２のデジタル
標準帯域フィルタ及び第２の９０°移相器と同じ遅延量
を有した第２のデジタル遅延素子を介して第４のデジタ
ル乗算器の第１入力部に接続され、前記第２のデジタル標準帯域フィルタを介して、出力部
が第５のデジタル乗算器の第１入力部に接続されている
前記第２の９０°移相器の入力部に接続され、前記第４、第５の乗算器の第２入力部はそれぞれ、第２
の周波数設定用デジタルサイン波発生器のコサイン出力
部（ｃａ）とサイン出力部（ｓａ）に接続され、前記第４、第５の乗算器の出力部は、出力部が第１のデ
ジタルアナログ変換器の入力部に接続された第２のデジ
タル加算器の入力部に接続され、前記第３の乗算器の第２入力部は信号入力部が前記くし
形フィルタ（ｋｆ）の出力部に接続されまたクロック入
力部には同期パルス（ｓｓ）が供給されるデジタル自動
カラーコントロール段に接続され、ＶＨＳシステムにおける記録モードにあっては前記第１
のサイン波発生器の周波数設定入力部（ｆｅ）に、前記
サンプリング周波数の４分の１と各クロミサンスサブキ
ャリア周波数との差に等しい周波数の第１のデジタル信
号（ｄｓ１）が供給され、再生モードにあっては、前記
サンプリング周波数の４分の１とＮＴＳＣ方式処理時の
水平周波数の４０倍（ＰＡＬ、ＳＥＣＡＭ方式処理時の
水平周波数ではその４０．１２５倍）の周波数との合計
に等しい周波数の第２のデジタル信号（ｄｓ２）が供給
され、前記第１のサイン波発生器の位相制御入力部（ｆｒ）に
は、前記デジタル同期信号（ｓｓ）とデジタル水平発振
器の出力信号を位相比較するデジタル位相制御回路から
の位相制御信号が供給され、前記第２のサイン波発生器
の周波数設定入力部には、記録モード（Ｒ）では第２の
デジタル信号（ｄｓ２）が供給され、再生モード（Ｐ）
では第１のデジタル信号（ｄｓ１）が供給されるように
構成されていることを特徴とする特許請求の範囲第１項
記載のビデオ処理回路。
（３）前記高速デジタル回路におけるデジタルビデオ信
号処理回路は、記録モード（Ｒ）のための第１の副チャンネル（ｒ）、
再生モード（Ｐ）のための第２の副チャンネルを有し、
サンプリング信号（ｆｃ）の周波数が約１８ＭＨｚ乃至
２０ＭＨｚで好ましくは１８ＭＨｚであり、記録モード（Ｒ）における前記第１の副チャンネルは、前記アナログデジタル変換器の出力部が接続され、上限
カットオフ周波数が約３ＭＨｚで、出力をデジタル同期
分離段に供給するデジタル低域フィルタと、このデジタル低域フィルタの出力部が、ディエンファシ
ス及びリミッタ段を介して入力部に接続され、テレビジ
ョン方式に応じてキャリア周波数を決定する第３のデジ
タルワード（ｄｓ３）が供給され、周波数変調器として
作用する電圧制御発振器と、前記電圧制御発振器の出力部が、下限カットオフ周波数
約１．５ＭＨｚの第１のデジタル高域フィルタを介して
入力部に供給される前記デジタルアナログ変換器から成
り、再生モード（Ｐ）における前記第２の副チャンネルは、前記デジタルアナログ変換器の出力部が下限カットオフ
周波数約１．５ＭＨｚの第２のデジタル高域フィルタを
介して入力部に接続され、出力が副回路によって前記第
２のデジタルアナログ変換器の入力部に導かれるデジタ
ル周波数検波器を有したことを特徴とする特許請求の範
囲第１項記載のビデオ処理回路。
（４）前記デジタル周波数検波器の出力を前記第２のデ
ジタルアナログ変換器に導く副回路は、信号の流れにお
いて、上限カットオフ周波数が約３ＭＨｚであってサンプリン
グ周波数の２分の１の周波数（ｆｃ／２）である周波数
（ｆ２）でクロック駆動されるデシメイティングデジタ
ル低域フィルタと、デジタル・ディエンファシス及びノイズ低減段と、第７の電子切換スイッチの第１の入出力路と、第３のデ
ジタル加算器の第１の入出力部と、前記サンプリング信
号（ｆｃ）でクロック駆動される第２のデジタル補間器
とを有し、前記第２の高域フィルタの出力が、ドロップアウト検出
器を介して前記第７の電子切換スイッチの制御入力部に
供給され、このスイッチの出力部は１ライン期間分の遅
延量を有した遅延段の入力部に接続され、前記遅延段の出力部は前記第７の電子切換スイッチの第
２入力部に接続されるとともにデジタル相関器の第１入
力部に接続され、このデジタル相関器の第２入力部は前
記第３の加算器の出力部に接続されまたこの相関器の出
力部は前記第３の加算器の第２入力部に接続されてなる
ことを特徴とする特許請求の範囲第３項記載のビデオ処
理回路。
（５）前記デジタル周波数検波器は、その入力部が、第
３のデジタル９０°移相器と同じ遅延量を持つ第３の遅
延素子及び第１のデジタル絶対値段を介したのち、減算
器の減数入力部（ｓ）と多重中間スイッチの第１信号入
力部に接続され、前記第３の９０°移相器は、前記デジタル周波数検波器
の入力部と第２のデジタル絶対値段との間に設けられ、
このデジタル絶対値段の出力部は前記減算器の被減数入
力部（ｍ）及び前記多重中間スイッチの第２信号入力部
に接続され、前記多重中間スイッチのコントロール入力
部は前記減算器の符号信号出力部（ｖａ）に接続され、
この多重中間スイッチの２つの信号出力部はそれぞれ、
デジタル分周器の被除数入力部（ｄｄ）と除数入力部（
ｄｒ）に接続され、このデジタル分周器の出力は第１の
半象限のアーク・タンジェント値を保持したリードオン
リーメモリのアドレス入力部に結合され、前記第３の遅延素子及び第３の９０°移相器の出力信号
の最大ビットは、それぞれ第１のイクスクルーシブオア
回路の第１、第２入力部に供給され、この第１のイクス
クルーシブオア回路の出力部は第２のイクスクルーシブ
オア回路の第１入力部に接続され、この第２のイクスク
ルーシブオア回路の第２入力部は前記減算器の符号信号
出力部（ｖａ）に接続され、前記リードオンリーメモリの各出力は第１の多重インバ
ータの各インバータによって導出されるも、各インバー
タの入力部は多重スイッチの個々のスイッチの第１入力
部に接続され、これら個々のスイッチの第２入力部は、
前記各インバータの出力部にそれぞれ接続され、前記各
スイッチの共通制御入力部は前記第２のイクスクルーシ
ブオア回路の出力部に接続され、前記多重スイッチの出力信号ビットの上位側は前記第２
のイクスクルーシブオア回路の出力によって補足され、
次の上位ビットが前記第１のイクスクルーシブオア回路
の出力によって補足され、さらに次の最上位ビットが第
３の遅延素子からの符号ビットによって補足され、前記多重スイッチの出力はデジタル差分器によって導出
されるように構成されたことを特徴とする特許請求の範
囲第３項又は第４項に記載のビデオ処理回路。
（６）デジタルクロマ回路は、ＮＴＳＣ方式の付加回路
として、前記第１の標準帯域フィルタの出力が、記録モード（Ｒ
）でベル形特性に再生モード（Ｒ）で逆ベル形特に切換
えられる第１のデジタルフィルタに導入され、これの出
力がさらに付加デジタル周波数検波器に導入され、前記付加デジタル周波数検波器の出力がデジタル周波数
変調器に導入され、これの周波数偏差は記録時と再生時
とで第１、第２の値に切換可能であり、またクロマ信号
が存在するときのみ水平同期パルス（ｓｓ）によって活
性化され、周波数変調器の出力が第２のデジタルフィル
タに導入され、このフィルタの特性は再生時のベル形特
性から記録時の逆ベル形特性に切換可能であり、かつこ
のフィルタの出力部はＳＥＣＡＭモードのときに第８の
電子切換スイッチの第１入出力路を介して第２の標準帯
域フィルタの入力部に接続され、ＰＡＬ／ＮＴＳＣモー
ドのときは前記第８の電子切換スイッチの第２の入出力
路が第１の補間器の出力部と前記第２の標準帯域フィル
タの入力部とを接続するように構成されたことを特徴と
する特許請求の範囲第２項記載のビデオ処理回路。
（７）前記第１の標準帯域フィルタは、前記サンプリン
グ周波数（ｆｃ）の周波数（Ｆｃ）に対する伝達特性が
、Ｈｚ＝｛（１＋Ｚ＾−＾１＾０）（１−Ｚ＾−＾８（１
＋Ｚ＾−＾６）｝／（１＋Ｚ＾−＾２）＾３であり、期間（１＋Ｚ＾−＾６）は前記デシメイターに続く、期
間（１＋Ｚ＾＊＾−＾２）を設定する副回路手段で与え
られ、この期間はデシメイターのサンプリング信号（ｆ
１）の周波数（Ｆ１）に対し有効であることを特徴とす
る特許請求の範囲第２項又は第３項に記載のビデオ処理
回路。
（８）前記信号整形帯域フィルタ（ｆｂ）は、そのサン
プリング信号（ｆ１）の周波数（Ｆ１）に対する伝達特
性が、Ｈ（ｚ）＝（１−Ｚ＾−＾２）＾５（０．３７５＋Ｚ＾
−＾２）（１＋０．３７５Ｚ＾−＾２）、であることを
特徴とする特許請求の範囲第２項又は第６項又は第７項
記載のビデオ処理回路。
（９）前記第１の補間器は、サンプリング周波数（Ｆｃ
）に対する伝達特性がＨ（ｚ）＝｛（１−Ｚ＾−＾２）（１＋Ｚ＾−＾４）（
１＋Ｚ＾−＾６）＾２｝／（１＋Ｚ＾−＾２）＾２であ
り、期間（１−Ｚ＾−＾２）はデジタル乗算器で設定されて
いることを特徴とする特許請求の範囲第２項又は第６項
乃至第８項の何れかに記載のビデオ処理回路。
（１０）前記デジタルサイン波発生器は、第１又は第２
のデジタルワード（ｄｓ１、ｄｓ２）及び前記サンプリ
ング信号（ｆｃ）が供給されるｊビットのデジタルアキ
ュムレータと、（ｊ−２）番目ビットの低位のビットのｑビット（ｑは
アキュムレータの出力でｊ−２より小さいか又は等しい
）が第２の多重反転器の各インバータを通して第２の多
重スイッチの各スイッチの第２入力部に送給され、前記
各インバータの各入力部が前記第２の多重スイッチの各
スイッチの第１入力部に接続され、前記各スイッチの共
通制御入力部が前記アキュムレータの第（ｊ−１）番目
のビットに接続され、前記第２の多重スイッチの出力部は、第１象限のサイン
値を格納した付加的リードオンリーメモリのアドレス入
力部に接続され、また、このリードオンリーメモリの出
力部は前記第２又は第５の乗算器の第１入力部に接続さ
れ、前記第２又は第５の乗算器の出力部は、第３の多重イン
バータの各入力部に接続され、この第３の多重インバー
タの各インバータは、その入力部が第３の多重スイッチ
の個々のスイッチの第１入力部に接続され、また前記個
々のスイッチの第２入力部が上記各インバータの出力部
に接続され、前記個々のスイッチの共通コントロール入
力部が前記アキュムレータの第ｊ番目のビット出力部に
接続され、前記第３の多重スイッチの出力部は前記第１
の９０°移相器又は第２の加算器の入力部に接続される
如く構成されたことを特徴とする特許請求の範囲第１項
乃至第９項の何れか１つに記載のビデオ処理回路。