JPS6142920A - モノリシツク半導体集積回路 - Google Patents

モノリシツク半導体集積回路

Info

Publication number
JPS6142920A
JPS6142920A JP60165631A JP16563185A JPS6142920A JP S6142920 A JPS6142920 A JP S6142920A JP 60165631 A JP60165631 A JP 60165631A JP 16563185 A JP16563185 A JP 16563185A JP S6142920 A JPS6142920 A JP S6142920A
Authority
JP
Japan
Prior art keywords
circuit
layer
protective layer
semiconductor integrated
monolithic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60165631A
Other languages
English (en)
Inventor
ハルトムート、シユレンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6142920A publication Critical patent/JPS6142920A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔＠梁上の利用分野〕 この発明は、シリコン基板、能動んｉ、能′ｗＪｔｒｔ
ｔ上の表面安定化層およびそれらを収容するケース？備
えるモノリシック集積牛導体回路に関するものである。
〔従来の技術〕
しく知られているようにＭＯ８回路は、牛桿体壓板に列
して所望の構造化を実施するいくっかの工程段階によっ
て製作される。従ってこれを逆に言えば基板に作られた
構造を分析することにより回路のべ能と特性を推定する
ことができる。又光学的の分析は九湘微境を使用して可
能である。これＣ二よって例えばＲＯＭＩ：ｇ己憶され
てし）るｔ冴報も知ることができる。電気的にプログラ
ミング可能のメモ！Ｉ　（Ｅ’ＦＲＯＭ）の場合記憶内
容は、例えばメモリセルの充電状況を電子ビームで走査
し電位コントラストを調べることＣ＝よって電気的分析
が可能である。必然的（＝メモリに接続された周辺論理
素子に及ぼされるメモリ状態の反作用を通しての間接的
の分析も除外できない。その−例はメモリアドレスの調
整後に１行われる列桿線の７＆位測定である。しかしこ
の種の測定は表面が完全に開放されていて電気光学的走
査が可能であることが前提となる。
しかし集積回路時（＝メモリ回路の応用分野によっては
権限のない者に対して回路とメモリ内容の分析が許され
ないことがある。その例としては安全系、アクセス系、
決算ならびに記録系およびデビットｒらびにクレジット
系等が挙げられる。これらの場合！＝はテンプカードが
使用され、各カードにはデータがメモリされカードの使
用に先立ってこのデータが検査さル、不正使用を阻止す
る。
更（：各チップは特殊の安全論理素子を設けてメモリの
読み出しを阻１ｈ−「るか、あるいは続出しをある種の
解放操作に関係させることができる。不正な意図をもっ
て回路又はメモリ内容の分析が行われると系の信頼性が
損われる。
〔発明が解決しようとする問題点〕
この発明の目的はＬ記の集積回路において回路自体とそ
の接続状態の電気的解析が阻止されるようにすることで
ある。
〔問題点の解決手段〕
この目的は特許請求の範囲第１項に特徴とじて挙げた構
造とすることによって達成さ八る。この発明の種々の実
施形通は特許請求の範囲第２項以−Ｆに示さ１ｔている
。
〔実施例〕
次（；実施例についてこの発明を更に詳細（＝説明下る
。
第車図と第２因はそれぞれ図式化されたシリコンゲート
肢術による集積ＭＯ３回路の構成を示す。ｉｔ図におい
てｌは１００μｍ８を単位とする厚さのシシコン結晶基
板であり、その表面は数〕温厚さの能動領域鵡２で覆わ
れ、この層（＝トランジスタ、コンデンサ、抵抗および
導体路等の電気的に重要なアルミニウム又はポリシリコ
ンの構造が作られている。能動領域のＬ面は例えば窒化
シリコンから成る電気絶縁性の表面安定化層３によって
機械的ならびに電気的に保護さ几、その上にこの発明に
より保護層４が設けられる。最後に回路全体はケース材
料５で包まれる。保護層４は等電位面を形成し、その下
にある能動層２内の回路部分を総ての電気的解析に対し
て保護する。この層はその下の層に固く結合されている
ので、回路の電気的機能の破壊を防止Ｔ乙。特ｊ二外部
接触の損傷又は破壊が避けられる。
第２因、第３囚および第４図Ｃ二はこの発明のｌ実施例
が示されている。この実施例では保護層４．４＆が能動
導体路として安全論理素子に朋み込まれ、保護＠４．４
＆を除去すると下にある保護領域６に対する回路の機能
が停止下る。この種の装置は基板又はフィルム上に集積
回路を朝立てる際の“突起物利用技術”によって作るこ
とができる。この突起物によって例えばチップが直接基
板Ｃ二はんだ付けされる、突起形成過程において例えば
銅その他の金属から成る保護層４も突起によって絶縁さ
れて基板上に置かれ、その下にある保護下べき回路の配
置に応じて構造化される。突起形成に必要な表面安定化
層に接触窓をあける写真食刻技術も同様に利用される。
第２図はこの発明（＝よって構造化された回路の断面を
示すのに対して、第３図には回路の平面図を示す。Ｋ　
ｒ、　Ｋ２．　Ｋ３．　　Ｋ４は表面安定化層を貫通す
る接触孔である。
第４図には安全論理素子と呼ばれている回路≦二保護１
ｆｆｉ４，４ａが組み込まれる情況が示されている。導
体ＳＰＩ、ＳＰ２は例えば読出し増幅器Ｖ＋、Ｖ２を含
むメモリフィールドの不正読出しを防上する内部列導体
であって、メモリフィールド：：幻する正規のアクセス
に際してはＳＰＩ、８Ｐ２に挿入されたトランジスタＴ
＋、Ｔ２が制御信号Ｌ　Ｅ　８によって阻止される。こ
れが起らない場合には両方の列導体は論理ＴＩ　Ｏ＃に
固定される。
この発明による保護層はこの制御信号ＬＥＳをトランジ
スタＴＩ、Ｔ２に伝えるもので、接触孔に４とに３の間
にある保Ｗｌｎ４は保護子べきメモリフィールドと被覆
する。桿体路として接触孔＋（ｌとに２の間にある別の
保護層４ａには反転制御信号り、ＢＳが加えられ、保護
層４を例えばエツチングにより選択的に不正除去する試
みに対する付卯的のＣ蛇腹手段となっている。保護層４
．４１Ｌのいかなる破断もそれらに結ばれている論理素
子８　（ＮＡＮＤ回路）を通して両トランジスタＴ＋。
Ｔ２の導通に尋く。
第３図に示すようＣ二接融化Ｋ１、に２およびに３は空
間的に近接して配置され、例えばエツチング後に測定針
による接触が困難になっている。
両方の保護Ｉ！１４と４ａの間に電気的接触が生ずると
、後に続く論理素子Ｃ；よりトランジスタＴＩ。
Ｔ２が導通する。
【図面の簡単な説明】
γ皿回はこの発明の対象となる集積中導体回路の構成を
固成的に示し、’１！２図、第３図および第４図はこの
発明の実施例を示す。第２図において、 ２・−・能動領域、　　３・・・表面安定化層、　４・
・・保ｌｉＩ層。 ＩＧＩ ＩＧ　２

Claims (1)

  1. 【特許請求の範囲】 １）シリコン基板、能動層、その上に置かれた表面安定
    化層およびケースを備えるモノリシック半導体集積回路
    において、半導体回路が少くとも電気的能動構造（２）
    の上において表面安定化層（３）上に設けられた少くと
    も１つの導電性の保護層（４、４ａ）によつて被覆され
    ていることを特徴とするモノリシック半導体集積回路。 ２）保護層（４、４ａ）が表面安定化層（３）を貫通し
    て能動層（２）内にある回路部分に少くとも１個所で導
    電結合されていることを特徴とする特許請求の範囲第１
    項記載の回路。 ３）保護層（４、４ａ）が電気結合部品として１つの安
    全論理回路内に組み込まれていることを特徴とする特許
    請求の範囲第１項又は第２項記載の回路。 ４）保護すべき回路の機能にとつて重要な信号を送り込
    むものとして少くとも２つの互に無関係であり入力側が
    １つの論理素子（８）に結ばれた保護層（４、４ａ）を
    備えていることを特徴とする特許請求の範囲第１項乃至
    第３項の１つに記載の回路。 ５）表面安定化層（３）に明けられている保護層（４、
    ４ａ）への貫通接触孔（Ｋ１、Ｋ２、Ｋ３、Ｋ４）が例
    えばゾンデによつて１つだけの貫通接触に対して外部か
    らの接触の形成が阻止される空間配置となつていること
    を特徴とする特許請求の範囲第１項乃至第４項の１つに
    記載の回路。
JP60165631A 1984-07-31 1985-07-26 モノリシツク半導体集積回路 Pending JPS6142920A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3428235.1 1984-07-31
DE3428235 1984-07-31

Publications (1)

Publication Number Publication Date
JPS6142920A true JPS6142920A (ja) 1986-03-01

Family

ID=6242034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60165631A Pending JPS6142920A (ja) 1984-07-31 1985-07-26 モノリシツク半導体集積回路

Country Status (5)

Country Link
US (1) US4814849A (ja)
EP (1) EP0169941B1 (ja)
JP (1) JPS6142920A (ja)
AT (1) ATE47505T1 (ja)
DE (1) DE3480247D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608317B1 (fr) * 1986-12-15 1989-02-10 Dassault Electronique Circuit integre protege par une resine
FR2617976B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Detecteur electrique de niveau logique binaire
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
GB2223355A (en) * 1988-10-01 1990-04-04 Plessey Co Plc Protective coating
JP2778060B2 (ja) * 1988-11-21 1998-07-23 日本電気株式会社 半導体集積回路装置
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
DE58909254D1 (de) * 1989-03-17 1995-06-29 Siemens Ag Autarkes photonengetriebenes Bauelement.
JPH0433085A (ja) * 1990-05-24 1992-02-04 Toshiba Corp 携帯可能媒体および情報処理装置
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
US5442225A (en) * 1993-08-13 1995-08-15 Lsi Logic Corporation Integrated circuit having interconnects with ringing suppressing elements
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
FR2740553B1 (fr) * 1995-10-26 1997-12-05 Sgs Thomson Microelectronics Procede de detection de presence de passivation dans un circuit integre
USD402964S (en) * 1996-04-08 1998-12-22 Lightolier Divsion of the Genlyte Group Incorporated Lighting fixture track system
AU6003696A (en) * 1996-05-30 1998-01-05 Pierre Badehi I.c. device with concealed conductor lines
DE19633549C2 (de) * 1996-08-20 2002-07-11 Infineon Technologies Ag Integrierte Schaltung mit einer sich zumindest teilweise über einen Sägekanal hinweg erstreckenden Schutzschicht
US6483304B1 (en) 1997-03-13 2002-11-19 Ricoh Company, Ltd. Magnetic field probe having a shielding and isolating layers to protect lead wires extending between a coil and pads
FR2772967B1 (fr) * 1997-12-18 2004-01-02 Sgs Thomson Microelectronics Cellule de memoire eeprom protegee
ATE376255T1 (de) 1998-08-18 2007-11-15 Infineon Technologies Ag Halbleiterchip mit oberflächenabdeckung
JP3454471B2 (ja) * 1999-07-09 2003-10-06 沖電気工業株式会社 半導体装置
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
DE10109220A1 (de) * 2001-02-26 2002-09-12 Infineon Technologies Ag Integrierte Schaltung mit einer Stützkapazität
DE10111027C1 (de) * 2001-03-07 2002-08-08 Infineon Technologies Ag Schaltung für FIB-Sensor
US6459629B1 (en) * 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
WO2007086809A1 (en) * 2006-01-24 2007-08-02 Agency For Science, Technology And Research An on-chip antenna and a method of fabricating the same
DE102008036422A1 (de) * 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
GB1251456A (ja) * 1969-06-12 1971-10-27
FR2471051A1 (fr) * 1979-11-30 1981-06-12 Dassault Electronique Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit
WO1982004161A1 (en) * 1981-05-21 1982-11-25 Ishihara Shokichi Device for preventing a computer program from being copied
EP0085117A1 (de) * 1982-01-28 1983-08-10 Mannesmann Kienzle GmbH Schaltungsanordnung zur Sicherung von Daten in volatilen Schreib-Lese-Speichern (RAM)

Also Published As

Publication number Publication date
EP0169941B1 (de) 1989-10-18
ATE47505T1 (de) 1989-11-15
EP0169941A1 (de) 1986-02-05
DE3480247D1 (en) 1989-11-23
US4814849A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
JPS6142920A (ja) モノリシツク半導体集積回路
EP0227549B1 (en) Semiconductor memory device including read only memory element for storing fixed information
US5521417A (en) Semiconductor device comprising a non-volatile memory formed on a data processor
US5233130A (en) Semiconductor device
US5466956A (en) Semiconductor integrated circuit device with electrode for measuring interlayer insulator capacitance
JP2002006334A (ja) Ｌｃｄドライバｉｃチップ
US6919618B2 (en) Shielding device for integrated circuits
JP2520857B2 (ja) 集積半導体回路
JPH09321104A (ja) 半導体集積回路
JPH10270562A (ja) 半導体集積回路
JPH05218349A (ja) 半導体記憶装置
JPS60777B2 (ja) Ｍｏｓ半導体集積回路
US5737180A (en) Ferroelectric capacitor structure
US6420785B2 (en) Bus line wiring structure in a semiconductor device and method of manufacturing the same
US6002609A (en) Semiconductor device having a security circuit for preventing illegal access
JP4386570B2 (ja) 安全集積回路デバイスとその製造方法
US6151245A (en) Screened EEPROM cell
JPS6150183A (ja) 表示装置
JP3445472B2 (ja) 半導体装置
JP2751298B2 (ja) 半導体記憶装置
JPH1126615A (ja) 半導体装置及びその製造方法
JP2694779B2 (ja) 半導体集積回路装置
JP2743459B2 (ja) 半導体記憶装置
JPS62134294A (ja) Ｉｃカ−ド
JPS5817642A (ja) 半導体デバイス用保護装置