JPS6142136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6142136A JPS6142136A JP16306084A JP16306084A JPS6142136A JP S6142136 A JPS6142136 A JP S6142136A JP 16306084 A JP16306084 A JP 16306084A JP 16306084 A JP16306084 A JP 16306084A JP S6142136 A JPS6142136 A JP S6142136A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist layer
- positive
- mask
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、半導体装置の製造方法、特に、ホトレジスト
工程で微細な開孔パターンを形成することを含む半導体
装置の製造方法に関する。
工程で微細な開孔パターンを形成することを含む半導体
装置の製造方法に関する。
口、従来の技術
半導体装置の製造において、特に集積度の高い集積回路
を製造する場合、絶縁膜に超微細な孔をあけることが非
常に重要である。すなわち、半導体基板に形成された素
子同志を配線で結ぶときに、素子と配線部を接続するた
めに、素子上の絶縁膜にコンタクト孔を形成しなければ
ならない。素子寸法はこのコンタクト孔により最小の寸
法が制限されてしまう。また、製造上のバラつきによる
前工程で出来上った寸法に合せて、後工程でパターンを
形成する際、露光量で前述のコンタクトを小さく制御で
きると、設計上のマージを小さくとれる。
を製造する場合、絶縁膜に超微細な孔をあけることが非
常に重要である。すなわち、半導体基板に形成された素
子同志を配線で結ぶときに、素子と配線部を接続するた
めに、素子上の絶縁膜にコンタクト孔を形成しなければ
ならない。素子寸法はこのコンタクト孔により最小の寸
法が制限されてしまう。また、製造上のバラつきによる
前工程で出来上った寸法に合せて、後工程でパターンを
形成する際、露光量で前述のコンタクトを小さく制御で
きると、設計上のマージを小さくとれる。
従来、半導体装置の製造工程において、４μｍ程度以下
の微細な孔またはスリットのパターンを形成する時は、
ポジ型のレジストに、転写する元になるマスクのパター
ンを用いて紫外線わるいは遠紫外線で選択露光してパタ
ーンを形成していた。
の微細な孔またはスリットのパターンを形成する時は、
ポジ型のレジストに、転写する元になるマスクのパター
ンを用いて紫外線わるいは遠紫外線で選択露光してパタ
ーンを形成していた。
ポジ型のレジストは一般的に解像力がネガ型のレジスト
より勝れており、微細パターン形成には、ネガ型レジス
トよシ適しているが、開孔パターンを形成するさいは、
マスク上の開孔パターンに対応する明部寸法（縮小投影
雑光の時は縮小寸法）よシも小さい開孔寸法を得ること
は困難であった。
より勝れており、微細パターン形成には、ネガ型レジス
トよシ適しているが、開孔パターンを形成するさいは、
マスク上の開孔パターンに対応する明部寸法（縮小投影
雑光の時は縮小寸法）よシも小さい開孔寸法を得ること
は困難であった。
すなわち、第２図（ａ） 、 （ｂ）は、従来のポジ型
レジストを用いて、レジストの開孔パターンを形成する
方法を説明するための工程順の断面図である。
レジストを用いて、レジストの開孔パターンを形成する
方法を説明するための工程順の断面図である。
まず、第２図（ａ）のように、半導体基板１の上のポジ
型レジスト２にマスク３を用いて無光する。この場合、
マスク３の明部４を通った露光光線５は、半導体基板１
が平滑でないため乱反射して、マスク３の暗部に対応す
るレジスト領域にも入り込み、そのため、現儂の際には
、第２図（ｂ）に示すように、レジストの開孔部６は、
マスク３の開孔部４よυも、Ｓだけ横に拡がり大きくな
る。例えば、レジストの膜厚が１．４μｍ位のとき、拡
がり寸法８は、０．２〜０．４μｍ程度大きくなる。従
って、１．５μｍ以下の寸法のレジスト開孔パターンを
ポジ型レジストで形成するくけ、０．４〜０８μｍ開孔
部が大きくなるのを見込んで、０．７〜１．１μｍの開
孔マスクを用いてパターンを形成しなければならないが
、紫外線、遠紫外線を用いた露光では、１．０μｍ以下
の露光部の解像は難しく、１．０〜１５μｍでも実用上
は困難である。
型レジスト２にマスク３を用いて無光する。この場合、
マスク３の明部４を通った露光光線５は、半導体基板１
が平滑でないため乱反射して、マスク３の暗部に対応す
るレジスト領域にも入り込み、そのため、現儂の際には
、第２図（ｂ）に示すように、レジストの開孔部６は、
マスク３の開孔部４よυも、Ｓだけ横に拡がり大きくな
る。例えば、レジストの膜厚が１．４μｍ位のとき、拡
がり寸法８は、０．２〜０．４μｍ程度大きくなる。従
って、１．５μｍ以下の寸法のレジスト開孔パターンを
ポジ型レジストで形成するくけ、０．４〜０８μｍ開孔
部が大きくなるのを見込んで、０．７〜１．１μｍの開
孔マスクを用いてパターンを形成しなければならないが
、紫外線、遠紫外線を用いた露光では、１．０μｍ以下
の露光部の解像は難しく、１．０〜１５μｍでも実用上
は困難である。
第３図（ａ） 、 ｆｂｌは縮小投影型無光機を用いた
時の従来例を示す断面図で、第３図（ａ）のように、マ
スク１１の明部を通った露光用光５は、レンズ１２によ
って収束され、基板１の上のポジ型レジスト２に投影さ
れる。この場合、投影時の露光部１３の寸法が１．０μ
ｍ以下の解像は困難であり、第３図（ｂ）のように１実
際の露光寸法よりは横に拡がり、１．０〜１．５μｍの
開孔バター／を得ることは実際上困難である。
時の従来例を示す断面図で、第３図（ａ）のように、マ
スク１１の明部を通った露光用光５は、レンズ１２によ
って収束され、基板１の上のポジ型レジスト２に投影さ
れる。この場合、投影時の露光部１３の寸法が１．０μ
ｍ以下の解像は困難であり、第３図（ｂ）のように１実
際の露光寸法よりは横に拡がり、１．０〜１．５μｍの
開孔バター／を得ることは実際上困難である。
上述のポジ型レジストに対し、ネガ型のレジストで社、
開孔パターンとなる領域は露光領域でない暗部である。
開孔パターンとなる領域は露光領域でない暗部である。
したがって、露光“−を多くすれば周辺の明部からのま
わり込みで、°マスクの暗部寸法より小さくすることが
できるが、しかし、ネガ型のレジストでは４μｍ以下の
解像力を得ることは困難である。
わり込みで、°マスクの暗部寸法より小さくすることが
できるが、しかし、ネガ型のレジストでは４μｍ以下の
解像力を得ることは困難である。
ハ０発明が解決しようとする問題点
上述のように、従来の技術ではできない、１μｍ以下の
微細なレジストの開孔パターンを形成することが１本発
明の課題である。
微細なレジストの開孔パターンを形成することが１本発
明の課題である。
二０問題点を解決するだめの技術手段
上記問題に対し、本発明では、半導体基板上にポジ型の
耐ドライエツチマスク性の弱い第１のレジストを塗布し
た後、転写のもとになるマスクパターンを用いて紫外線
あるいは遠紫外線で選択露光してパターンを形成し、つ
ぎに耐ドライエツチマスク性の強いポジ型の第２のレジ
ストを塗布し、さらに全面をドライエツチングを行い、
第１のレジストが残っている部分上の第２のレジストが
薄いことを利用して、第１のレジストが残っている領域
上の第２のレジストを除去し、さらに前記領域の第１の
レジストを除去することにより、第２のレジストの開孔
部性第１のレジストの残っている部分になる為、第１の
レジストの露光量を多くすること罠より、第２のレジス
ト開孔部はマスク上の第２のレジスト開孔部に対応する
領域（マスク上では暗部となっている）よりも小さくす
ることが可能となる。
耐ドライエツチマスク性の弱い第１のレジストを塗布し
た後、転写のもとになるマスクパターンを用いて紫外線
あるいは遠紫外線で選択露光してパターンを形成し、つ
ぎに耐ドライエツチマスク性の強いポジ型の第２のレジ
ストを塗布し、さらに全面をドライエツチングを行い、
第１のレジストが残っている部分上の第２のレジストが
薄いことを利用して、第１のレジストが残っている領域
上の第２のレジストを除去し、さらに前記領域の第１の
レジストを除去することにより、第２のレジストの開孔
部性第１のレジストの残っている部分になる為、第１の
レジストの露光量を多くすること罠より、第２のレジス
ト開孔部はマスク上の第２のレジスト開孔部に対応する
領域（マスク上では暗部となっている）よりも小さくす
ることが可能となる。
ホ、実施例
つぎに本発明を実施例により説明する。
第１図ｔａ） 、 ｔｂ） 、 ＋Ｃ）は本発明の一実
施例に係るレジストハターンを形成する工程順の基板断
面図である。まず、第１図（ａ）のように、半導体基板
１の上に、例えばポリメチルインプロペニル・ケントな
どを主体とした遠紫外線により感光分解する解像力に勝
れていて耐ドライエツチ性（４！にＣＣ１４）が弱いポ
ジ型の第１のレジスト層８に最終的にレジスト開孔部を
作成したい五へ域をマスク７の暗部７ｂで遮光して露光
する。暗部７ｂの幅は１．５μｍ程度を使用する為、現
偉後１００℃前後の窒素雰囲気で処理すると、第１のレ
ジスト層８の残留領域は、第１図（ｂ）の８ａＫ示す様
に、頭部は平坦でない。従って、例えば１．２−ナフト
キノンジアジドを主体とした耐ドライエツチ性が強い第
２のしシスト層９を、第１図（ｂ）のように１第１のレ
ジストと同等以下の膜厚に塗布すると、第１のレジスト
残留領域８ａ上の第２のレジスト層９の膜厚は、他の領
域に比べて非常に薄くなる。第２のレジスト層９を塗布
後金面を現像して１００℃前後のＮ。
施例に係るレジストハターンを形成する工程順の基板断
面図である。まず、第１図（ａ）のように、半導体基板
１の上に、例えばポリメチルインプロペニル・ケントな
どを主体とした遠紫外線により感光分解する解像力に勝
れていて耐ドライエツチ性（４！にＣＣ１４）が弱いポ
ジ型の第１のレジスト層８に最終的にレジスト開孔部を
作成したい五へ域をマスク７の暗部７ｂで遮光して露光
する。暗部７ｂの幅は１．５μｍ程度を使用する為、現
偉後１００℃前後の窒素雰囲気で処理すると、第１のレ
ジスト層８の残留領域は、第１図（ｂ）の８ａＫ示す様
に、頭部は平坦でない。従って、例えば１．２−ナフト
キノンジアジドを主体とした耐ドライエツチ性が強い第
２のしシスト層９を、第１図（ｂ）のように１第１のレ
ジストと同等以下の膜厚に塗布すると、第１のレジスト
残留領域８ａ上の第２のレジスト層９の膜厚は、他の領
域に比べて非常に薄くなる。第２のレジスト層９を塗布
後金面を現像して１００℃前後のＮ。
雰囲気で処理することＫより、第１のレジスト残留領域
８ａはさらに薄くなり、全面を例えばＣＣｌ４系のガス
でドライエッチすると、第１のレジスト残留領域８ａ上
の第２のレジストは薄い為、他の領域の第２のレジスト
膜厚が後工程で十分マスク機能を保てる膜厚であるうち
に除去することが出来る。その後、第１のレジストは、
ＣＣｌ４系のガスで容易にドライエッチされてしまう為
、第１図（Ｃ）の様な開孔部１０が、第２のレジス）ｉ
ｉＱ上に形成される。
８ａはさらに薄くなり、全面を例えばＣＣｌ４系のガス
でドライエッチすると、第１のレジスト残留領域８ａ上
の第２のレジストは薄い為、他の領域の第２のレジスト
膜厚が後工程で十分マスク機能を保てる膜厚であるうち
に除去することが出来る。その後、第１のレジストは、
ＣＣｌ４系のガスで容易にドライエッチされてしまう為
、第１図（Ｃ）の様な開孔部１０が、第２のレジス）ｉ
ｉＱ上に形成される。
マスクの暗部龜を１．５μｍとして、片側０．４μｍ程
度レジスト残留部が減る様に露光を行うと、第１のレジ
スト層の残留領域８ａの幅は０７μｍ程度に形成される
ことＫなる。縮小投影露光を用いた場合も同様に、開孔
すべき領域が第１のレジストに対する露光時速光されて
いればよく、以下第３図（ａ） 、 （ｂ）と同じであ
る。
度レジスト残留部が減る様に露光を行うと、第１のレジ
スト層の残留領域８ａの幅は０７μｍ程度に形成される
ことＫなる。縮小投影露光を用いた場合も同様に、開孔
すべき領域が第１のレジストに対する露光時速光されて
いればよく、以下第３図（ａ） 、 （ｂ）と同じであ
る。
へ１発明の効果
以上の様に、本発明を用いれば、通常使用されている紫
外線、遠紫外線によるホトレジスト技術によって、１．
０μｍ以下の開孔パターンケ形成することが可能となる
。また、単なる開孔パターンでなく、連続した１、０μ
ｍ以下の幅のスリット状パターンにも応用出来る。
外線、遠紫外線によるホトレジスト技術によって、１．
０μｍ以下の開孔パターンケ形成することが可能となる
。また、単なる開孔パターンでなく、連続した１、０μ
ｍ以下の幅のスリット状パターンにも応用出来る。
第１図４”ｌ） 、 （ｂ） 、 （ｃ）は本発明の一
実施例に係るレジストパターンの形成工程を説明するだ
めの工程順の基板断面図、第２図（ａ） 、 （ｂ）は
、従来のポジ型レジストを用いて開孔パターンの形成を
説明するための工程順の基板断面図、第３図ｔａ） 、
（ｂ）は縮小投影機を用いた従来のレジストパターン
形成を説。 明するための工程厘の基板断面図である。 １・・・・・・半導体基板、２・・・・・・レジス）、
３．７゜１１・・・・・・マスク、３ａ・・・・・・マ
スク明部、５・・・・・・線光用光、６．１０・・・・
・・レジストの開孔部、７ｂ・・・・・・マスク暗部、
８・・・・・・第１のレジスト、８ａ・・・・・・第１
のレジストの残留部、９・・・・・・第２のレジスト、
１２・・・・・・レンズ、１３・・・・・・露光部。 惨２ 図
実施例に係るレジストパターンの形成工程を説明するだ
めの工程順の基板断面図、第２図（ａ） 、 （ｂ）は
、従来のポジ型レジストを用いて開孔パターンの形成を
説明するための工程順の基板断面図、第３図ｔａ） 、
（ｂ）は縮小投影機を用いた従来のレジストパターン
形成を説。 明するための工程厘の基板断面図である。 １・・・・・・半導体基板、２・・・・・・レジス）、
３．７゜１１・・・・・・マスク、３ａ・・・・・・マ
スク明部、５・・・・・・線光用光、６．１０・・・・
・・レジストの開孔部、７ｂ・・・・・・マスク暗部、
８・・・・・・第１のレジスト、８ａ・・・・・・第１
のレジストの残留部、９・・・・・・第２のレジスト、
１２・・・・・・レンズ、１３・・・・・・露光部。 惨２ 図
Claims (1)
- 半導体基板上に耐ドライエッチング性が弱いポジ型の
第１のレジスト層を塗布し、選択的にパターンを形成し
た後に、耐ドライエッチング性が強い第２のレジスト層
を全面に塗布し、全面をエッチングして第１のレジスト
層が残っている領域上の第２のレジスト層と第１のレジ
スト層を除去し、前記第２のレジスト層に、前記第１の
レジストを除去した跡の微細孔または微細スリットを開
ける工程を含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306084A JPS6142136A (ja) | 1984-08-02 | 1984-08-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306084A JPS6142136A (ja) | 1984-08-02 | 1984-08-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142136A true JPS6142136A (ja) | 1986-02-28 |
Family
ID=15766410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16306084A Pending JPS6142136A (ja) | 1984-08-02 | 1984-08-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142136A (ja) |
-
1984
- 1984-08-02 JP JP16306084A patent/JPS6142136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| EP0072933A1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| JPS6142136A (ja) | 半導体装置の製造方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0467333B2 (ja) | ||
| KR0139578B1 (ko) | 리소그래피 공정에 의한 감광막 패턴 형성방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH0562894A (ja) | 微細パターン形成方法 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR20030037927A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| JPH0471331B2 (ja) | ||
| JPH04324618A (ja) | レジストパターン形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JPH06260382A (ja) | 半導体装置の製造方法 | |
| JPS62257730A (ja) | 階段状レジストパタ−ンの形成方法 |