JPS6141184A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS6141184A
JPS6141184A JP16310884A JP16310884A JPS6141184A JP S6141184 A JPS6141184 A JP S6141184A JP 16310884 A JP16310884 A JP 16310884A JP 16310884 A JP16310884 A JP 16310884A JP S6141184 A JPS6141184 A JP S6141184A
Authority
JP
Japan
Prior art keywords
data
register
bit
barrel shifter
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16310884A
Other languages
English (en)
Inventor
弘 松本
直樹 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16310884A priority Critical patent/JPS6141184A/ja
Publication of JPS6141184A publication Critical patent/JPS6141184A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビット単位でデータ処理を行なうデータ処理装
置に関するものである。
従来例の構成とその問題点 近年、ディスプレイ画面を複数個の1ウインドウ」と呼
ばれる表示領域に分割して表示し、複数個の文書情報や
図形情報の比較照合、あるいは転記編集を可能にするこ
とによりューザインターフェースの向上を図る手法が注
目されている。
そこで、ウィンドウの表示や表示データの編集等に実時
間性をもたせるために、ビット単位のデータ処理を高速
に行なわなければなら彦い。
以下に従来のデータ処理装置について、図面を参照しな
がら説明する。
第1図は従来のデータ処理装置の構成を示すブロック図
である。1は1語データを保持する第1のレジスタA1
2は1語データを保持する第2のレジスタB、3は第1
のレジスタA1のデータと第2のレジスタB2のデータ
とを連結した2語長のデータから任意のビット−位置を
先頭とする1語長データの切り出しを行なうバレルシフ
タ、4はバレルシフタ3の出力データを保持するレジス
タC,sはバレルシフタ3が2語長のデータから1語長
のデータの切り出しを開始するビット位置(以後ビット
ポインタと呼ぶ)を保持するレジスタD、6はALU、
7はジュネラルレジスタ(以後GRと略す)、8はバス
である。
以上のように構成された従来のデータ装置について説明
する。
まずGR7に設定されたパラメータを基にして1語デー
タ中の処理の対象となるビット列の位置をALU6で計
算する。ALUaで計算された値はレジスタD6に格納
され、バレルシフタ3に対してビットポインタとして作
用する。バレルシフタ3はレジスタA1とレジスタB2
に保持されている2語のデータを入力して、前記2語の
データを連結した2語長のデータから前記ビットポイン
タで示されたビット位置から1語データの切り出しを行
ない、レジスタC4に出力する。
しかしながら上記のような構成では、ビットポインタの
値が、処理サイクル毎に変化する場合、例えば、あるビ
ット列を拡大処理する場合は、レジスタD6に格納する
値を、拡大処理されるビット列のビット位置を示すビッ
トポインタと拡大されたデータを格納するビット位置を
示すビットポインタとに順次切換える必要がある。さら
に拡大処理されるビット列のビットポインタを順次イン
クリメントしなければならない。
このような場合、レジスタD6に格納したビットポイン
タをバス8を介してGR7に退避したりGR7に退避し
たビットポインタを再びレジスタD5に格納する、ある
いはレジスタD5に格納されたビットポインタとGR7
に格納された値とをALUeで加算し再びレジスタD6
に格納するといった処理が付随するため、処理が複雑に
なり処理速度が低くなるという問題点を有していた。
発明の目的 本発明は上記従来の問題点を解消するもので、1語中の
任意のビット列に対してビット単位での処理を高速に行
なうデータ処理装置を提供することを目的とする。
発明の構成 本発明は、1語データを保持する第1のレジスタ及び第
2のレジスタと、前記第1のレジスタのデータと前記第
2のレジスタのデータを入力とし前記2語のデータを連
結して得られた2語長のデータから任意のビット位置を
先頭とする1語長のデータを切り出し出力するバレルシ
フタと、前記バレルシフタの出力を保持する第3のレジ
スタと、前記バレルシフタの切り出し位置を制御する制
御部と、前記制御部が出力する制御信号によりインクリ
メントあるいはデクリメントを行なう第1および第2の
カウンタと、前記バレルシフタが2語長データから1語
長データの切り出しを開始するビット位置を示す値(ず
ットポインタ)として前記第1のカウンタの値又は前記
第2のカウンタの値マは前iF、elf 81部≠λら
出力上れス値のいす引−≠)冬前記制御部から出力され
る選択信号によって排他的に選択を行ない前記バレルシ
フタに出力する選択装置を備えたデータ処理装置であり
、前記選択装置によってビットポインタの選択を行なう
ことにより、ビット単位でのデータ処理を柔軟かつ高速
に行うことのできるものである。
実施例の説明 第2図は本発明の一実施例におけるデータ処理装置の構
成を示すブロック図である。第2図において、11は1
語データを保持する第1のレジスタA、12は1語デー
タを保持する第2のレジスタB113は第1のレジスタ
A11のデータと第2のレジスタB12のデータとを連
結した2語長のデータから任意のビット位置を先頭とす
る1語長のデータの切り出しを行なうバレルシフタ、1
4はバレルシフタ13の出力データを保持するレジスタ
Cである。16は、バレルシフタ13に与えるビットポ
インタを制御する制御部であり、マイクロ命令レジスタ
16(以後MIRと略す)と、MIR16の制御フィー
ルド17をデコードするデコーダ19とから構成される
。18はMIR16の即値フィールドである。20.2
1はデコーダ19が出力する制御信号に−よってインク
リメントあるいはデクリメントを行なうカウンタ、22
はカウンタ2o又はカウンタ21の値又はMIR16の
即値フィールド18の値のいずれかをデコーダ19が出
力する選択信号によって選択する選択装置、23はAL
U、24はGR,25はバス、26はシフトレジスタで
ある。
以上のように構成された本実施例のデータ処理装置につ
いて、以下その動作を説明する。
第3図に、任意のビット位置を先頭とする任意長のビッ
ト列を任意倍拡大する場合を示す。
但しここでは、拡大率が3倍とし1語が16ビツト構成
であるとして説明する。
第3図において、aは拡大される2語長のデータを示す
。処理対象となるビット列の先頭ビット位置をビットポ
インタSBPで示す。また処理結果の先頭ビット位置を
ビットポインタDBPで示す。
第3図dで示される2語が各々レジスタA11、レジス
タB12に格納されているとする。GR24に設定され
たパラメータからSBP、DBPを得、各々カウンタA
20.カウンタB21に格納する。
次にMIR16に格納されたマイクロ命令の制御フィー
ルド17がデコーダ19でデコードされて、選択装置2
2がカウンタA20の出力を選択する選択信号を出力す
ると、カウンタA20に格納されたSEPはバレルシフ
タ13のシフト定数として入力され、バレルシフタ13
は、レジスタA11及びレジスタB12に格納された語
を連結した2語長データから前記SBPが指すビット位
置を先頭上する1語長データを切り出し、レジスタC1
4に出−力する。この時バレルシフタ13が出力する1
語長データを第3図すに示す。
レジスタC14に格納された前記1語長データの最上位
ビット(MSB)はシフトレジスタ26の最下位ピッ)
(LSB)に順次直列入力される(第3図C)。また同
時に、カウンタB211C格納したDBPを1インクリ
メントする。
以上の動作を拡大倍率口繰り返した後、カウンタA20
に格納したSEPを1インクリメントし次のデータビッ
ト位置を得−て再び上記の動作を繰シ返す。
この間、制御部15がカウンタ21Bに格納したDBP
がLSBを指していることを検出したならば、シフトレ
ジスタ26の内容を処理結果として出力する。この時の
シフトレジスタ26の内容を第3図dに示す。また同時
に、DBPがtsBを指すようにリセットした後、上記
の動作を繰り返す。
処理対象のビット列の最終ビットの処理が終った時に、
もしDBPがLSBを指していなければシフトレジスタ
26の内容をバレルシフタ13の入力とし、制御部16
からの即値をバレルシフタ13のシフト定数として与え
るように選択装置22を切り換え、適切なビット位置へ
位置合わせを行なう。
以上の動作により、任意ビット位置を先頭とする任意長
のビット列を任意倍拡大して任意ビット位置に転送する
ことが可能となる。
次に、任意ビット位置を先頭とする任意長のビット列を
任意倍縮小する場合を説明する。但し、縮小率はZ倍、
1語が16ビツト構成であるとして説明する。
第4図において、aは縮小される2語長のデータを示す
。処理対象となるビット列の先頭ビット位置はビットポ
インタSBPで示される。また処理結果の先頭ビット位
置をビットポインタDBPで示す。
縮小の場合も、カウンタA20に格納されているSEP
を更新する際に、ALU23を用いて縮小率を加算する
以外は、拡大の場合と同様な動作で縮小することができ
る。第4図に於いてbはdに示した2語長データからS
BPが指すビット位置から切り出されたバレルシフタ1
3の出力を示し、Cはバレルシフタ13の出力のMSB
をLSBから直列入力したシフトレジスタ26の内容を
示す。またdは、SEPに順次縮小率を加算して、SB
Pの指すビットデータをシフトレジスタ26に直列入力
して得られた縮小データである。
更に、鏡像変換を行なう場合について説明する。
鏡像変換を行なう場合も、〜カウンタA20に格納され
ているSEPを順次1デクリメントする以外は拡大・縮
小の場合と同様な動作で行なわれる。
第5図に一鏡像変換を行なう場合を示す。
第6図に於いて、aはバレルシフタ13の入力データ、
b(l−iaに示した2語長データからSEPが指すビ
ット位置から切り出されたバレルシフタ13の出力デー
タ、Cはバレルシフタ13の出力のMSBをLSBから
直列入力したシフトレジスタ26の内容である。またd
は、SEPを順次デクリメントすることによってシフト
レジスタ26に得られた鏡像変換データである。
以上述べたように、本実施例によれば、インクリメント
又はデクリメント可能なカウンタと、前記カウンタの出
力あるいはマイクロ命令レジスタから与えられる即値の
いずれかを排他的に選択する選択装置を設け、バレルシ
フタのシフト定数として与えることにより、拡大・縮小
・鏡像変換等のビット単位のデータ処理を高速に行表う
ことか可能となる。
尚、本発明は、1語データのビット長を限定するもので
はない。
発明の効果 本発明のデータ処理装置は、インクリメント又はデクリ
メント可能なカウンタと、前記カウンタの出力又はマイ
クロ命令レジスタから与えられる即値のいずれかを選択
する選択装置を設け、前記選択装置で選択された値をバ
レルシフタのシフト定数として与えることにより、拡大
・縮小・鏡像変換等のビット単位のデータ処理を柔軟に
かつ高速に行なうことができ、その実用的効果は大きい
【図面の簡単な説明】
第1図は従来のデータ処理装置のブロック図、第2図は
本発明の一実施例に於けるデータ処理装置のブロック図
、第3図、第4図、第5図は、各々本発明によるデータ
処理装置に於ける拡大処理。 縮小処理、鏡像変換処理の例を示す説明図である。 11・・・・・・第1のレジスタ、12・・・・・・第
2のレジスタ、13・・・・・・バレルシフタ、14・
・・・・・第3のレジスタ、23・・・・・・ALU、
24・・・・・・GR,25・・・・・・バス、15・
・・・・・制御部、−16・・・・・・マイクロ命令レ
ジスタ、19・・・・・・デコーダ、20・・・・・・
第1のカウンタ、21・・・・・・第2のカウンタ、2
2・・・・・・選択回路、26・・・・・・シフトレジ
スタ。

Claims (1)

    【特許請求の範囲】
  1. 1語データを保持する第1のレジスタ及び第2のレジス
    タと、前記第1のレジスタのデータと前記第2のレジス
    タのデータを入力とし前記2語のデータを連結して得ら
    れた2語長のデータから任意のビット位置を先頭とする
    1語長のデータを切り出し出力するバレルシフタと、前
    記バレルシフタの出力を保持する第3のレジスタと、前
    記バレルシフタの切り出し位置を制御する制御部と、前
    記制御部が出力する制御信号によりインクリメントある
    いはデクリメントを行なう第1および第2のカウンタと
    、前記バレルシフタが2語長データから1語長データの
    切り出しを開始するビット位置を示す値として前記第1
    のカウンタの値又は前記第2のカウンタの値又は前記制
    御部から出力される値のいずれかを前記制御部から出力
    される選択信号によって排他的に選択を行ない前記バレ
    ルシフタに出力する選択装置を備えたことを特徴とする
    データ処理装置。
JP16310884A 1984-08-02 1984-08-02 デ−タ処理装置 Pending JPS6141184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16310884A JPS6141184A (ja) 1984-08-02 1984-08-02 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16310884A JPS6141184A (ja) 1984-08-02 1984-08-02 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS6141184A true JPS6141184A (ja) 1986-02-27

Family

ID=15767316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16310884A Pending JPS6141184A (ja) 1984-08-02 1984-08-02 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS6141184A (ja)

Similar Documents

Publication Publication Date Title
JPS6141184A (ja) デ−タ処理装置
US5233695A (en) Microprocessor with a reduced size microprogram
JP2859850B2 (ja) 並列入力/直列出力装置および並列入力/直列出力方法
JPS5939049B2 (ja) コ−ド変換方式
JP3120551B2 (ja) コード変換装置
JPS642970B2 (ja)
JP3054787B2 (ja) 可変長符号の復号装置
JPS58181142A (ja) m進−n進変換装置
JP3055558B2 (ja) nビット演算装置
JPS6134620A (ja) 計算機への入力方法
JPH0731315Y2 (ja) 電子機器
JPH0440554A (ja) 文字データ処理装置
JPS60220424A (ja) 配列要素の演算方式
JPS6288031A (ja) レジスタフアイル方式
JP2610028B2 (ja) 濁音及び半濁音変換処理装置
JPS62143165A (ja) 式記憶機能を備えた小型電子式計算機
JP2947316B2 (ja) コード変換方式
JP3251311B2 (ja) 数値を表わすデータのソーティング方法
JPH0721800B2 (ja) 文字変換処理装置
JPH0471228B2 (ja)
JPH06332666A (ja) データの圧縮方法
JPS6040065B2 (ja) 小型電子式計算機
JPH0370317A (ja) データの処理方法
JPS6224806B2 (ja)
JPH02113380A (ja) パターンデータ発生回路