JPS6139739B2 - - Google Patents
Info
- Publication number
- JPS6139739B2 JPS6139739B2 JP56151729A JP15172981A JPS6139739B2 JP S6139739 B2 JPS6139739 B2 JP S6139739B2 JP 56151729 A JP56151729 A JP 56151729A JP 15172981 A JP15172981 A JP 15172981A JP S6139739 B2 JPS6139739 B2 JP S6139739B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- density
- mounting
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は高密度LSIパツケージに関する。
一般に、高密度LSIパツケージは、(1)IC実装
部、(2)外部接続部、(3)放熱部とを多層配線基板上
に設けて構成されている。
部、(2)外部接続部、(3)放熱部とを多層配線基板上
に設けて構成されている。
ここで、多層配線基板としては、セラミツク多
層配線基板や、金属ベース多層配線基板や、ガラ
スセラミツク積層配線基板が用いられる。
層配線基板や、金属ベース多層配線基板や、ガラ
スセラミツク積層配線基板が用いられる。
セラミツク多層配線基板は、セラミツク基板の
表層に無機又は有機の絶縁材と導電材とを用いて
形成された多層配線層をもつ配線基板であり、金
属ベース多層配線基板は金属板を絶縁材で被覆
し、その表層に絶縁材と導電材とを用いて形成さ
れた多層配線層をもつ配線基板であり、ガラスセ
ラミツク積層配線基板は表面に配線パターンの形
成されたガラス板又はセラミツク板を複数枚積層
する事によつて多層化を達成した配線基板であ
る。
表層に無機又は有機の絶縁材と導電材とを用いて
形成された多層配線層をもつ配線基板であり、金
属ベース多層配線基板は金属板を絶縁材で被覆
し、その表層に絶縁材と導電材とを用いて形成さ
れた多層配線層をもつ配線基板であり、ガラスセ
ラミツク積層配線基板は表面に配線パターンの形
成されたガラス板又はセラミツク板を複数枚積層
する事によつて多層化を達成した配線基板であ
る。
従来の高密度LSIパツケージは、多層配線基板
のIC搭載面にIC実装部を設け、このIC搭載面と
対向する対向面に外部接続部および放熱部の一方
を設け、他方をIC搭載面と対向面とのいずれか
の面に設けて構成される。
のIC搭載面にIC実装部を設け、このIC搭載面と
対向する対向面に外部接続部および放熱部の一方
を設け、他方をIC搭載面と対向面とのいずれか
の面に設けて構成される。
以下に、従来の高密度LSIパツケージの例につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
第１図〜第４図はいずれも従来の高密度LSIパ
ツケージの第１〜第４の例を示す側断面図であ
る。
ツケージの第１〜第４の例を示す側断面図であ
る。
第１図に示す高密度LSIパツケージは、IC実装
部と外部接続部とを同一平面に配置し、放熱部を
対向面に配置したものであり、第２図および第３
図に示す高密度LSIパツケージは、IC実装部と放
熱部とを同一平面に配置し、外部接続部を対向面
に配置したものである。また、第４図に示す高密
度LSIパツケージは、外部接続部と放熱部とを同
一平面に配置し、IC実装部を対向面に配置した
ものである。
部と外部接続部とを同一平面に配置し、放熱部を
対向面に配置したものであり、第２図および第３
図に示す高密度LSIパツケージは、IC実装部と放
熱部とを同一平面に配置し、外部接続部を対向面
に配置したものである。また、第４図に示す高密
度LSIパツケージは、外部接続部と放熱部とを同
一平面に配置し、IC実装部を対向面に配置した
ものである。
第１図に示す高密度LSIパツケージは、IC実装
部と外部接続部が同一平面にあるため、搭載IC
数を増やせば外部接続端子数が不足するので、実
装密度を高くできないという欠点がある。
部と外部接続部が同一平面にあるため、搭載IC
数を増やせば外部接続端子数が不足するので、実
装密度を高くできないという欠点がある。
また、第２図に示す高密度LSIパツケージは、
IC搭載面に放熱体が接着されているため搭載IC
数を増やせばその分放熱体を減らさねばならず、
放熱効果の不足から実装密度を高くできないとい
う欠点があつた。
IC搭載面に放熱体が接着されているため搭載IC
数を増やせばその分放熱体を減らさねばならず、
放熱効果の不足から実装密度を高くできないとい
う欠点があつた。
さらにまた、第３図に示す高密度LSIパツケー
ジは第２図に示す高密度LSIパツケージと同様に
IC実装部と放熱部が同一平面上にあるが、放熱
体をIC上に取り付けているために、実装密度を
高くすることが可能である。
ジは第２図に示す高密度LSIパツケージと同様に
IC実装部と放熱部が同一平面上にあるが、放熱
体をIC上に取り付けているために、実装密度を
高くすることが可能である。
しかしながら、この構造では、放熱体をICチ
ツプ自体、およびICチツプ内配線と配線基板と
の接続部で保持することになるので、ICチツプ
の消費電力が大きい場合にはそれに見合つた大形
の放熱体の取付は、ICチツプの機械的強度の上
から困難があつた。その上、ICチツプ１個毎に
放熱体を取り付けねばならないという繁雑さも欠
点であつた。
ツプ自体、およびICチツプ内配線と配線基板と
の接続部で保持することになるので、ICチツプ
の消費電力が大きい場合にはそれに見合つた大形
の放熱体の取付は、ICチツプの機械的強度の上
から困難があつた。その上、ICチツプ１個毎に
放熱体を取り付けねばならないという繁雑さも欠
点であつた。
第４図に示す高密度LSIパツケージは、外部接
続部と放熱部とが同一平面にあるため、搭載IC
数を増やせば、放熱部も外部接続部もともに不足
するので、実装密度を高くできないという欠点が
あつた。
続部と放熱部とが同一平面にあるため、搭載IC
数を増やせば、放熱部も外部接続部もともに不足
するので、実装密度を高くできないという欠点が
あつた。
すなわち、従来の高密度LSIパツケージはIC実
装部と、外部接続部と、放熱部とをIC搭載面お
よび対向面のいずれかに分けて搭載しなければな
らず、実装密度を向上できないという欠点があつ
た。
装部と、外部接続部と、放熱部とをIC搭載面お
よび対向面のいずれかに分けて搭載しなければな
らず、実装密度を向上できないという欠点があつ
た。
本発明の目的は実装密度を向上できる高密度
LSIパツケージを提供することにある。
LSIパツケージを提供することにある。
すなわち、本発明の目的は、IC実装部を配線
基板の第１の面に配置し、放熱部を配線基板の第
１の面と対向する第２の面に配置し、外部接続部
を第１の面，第２の面とは異なる第３の面に配置
することによつて、上記欠点を除去し、実装密度
を向上できるようにした高密度LSIパツケージを
提供することにある。
基板の第１の面に配置し、放熱部を配線基板の第
１の面と対向する第２の面に配置し、外部接続部
を第１の面，第２の面とは異なる第３の面に配置
することによつて、上記欠点を除去し、実装密度
を向上できるようにした高密度LSIパツケージを
提供することにある。
本発明の高密度LSIパツケージはICチツプと、
前記ICチツプと接続される配線が多層に形成さ
れＬ字状をなし前記ICチツプを搭載するIC搭載
面と前記IC搭載面に対向する対向面と前記IC搭
載面および前記対向面と垂直な接続面とを有する
多層配線基板と、前記対向面に取り付けられた放
熱体と、前記接続面に形成された前記配線と接続
される導体パツドとを含んで構成される。
前記ICチツプと接続される配線が多層に形成さ
れＬ字状をなし前記ICチツプを搭載するIC搭載
面と前記IC搭載面に対向する対向面と前記IC搭
載面および前記対向面と垂直な接続面とを有する
多層配線基板と、前記対向面に取り付けられた放
熱体と、前記接続面に形成された前記配線と接続
される導体パツドとを含んで構成される。
すなわち、本発明のLSIパツケージは、(1)セラ
ミツク基板の表層に無機又は有機の絶縁材と導電
材とを用いて形成された多層配線層をもつセラミ
ツク多層配線基板および(2)金属板を絶縁材で被覆
し、その表層に絶縁材とを用いて形成された多層
配線層をもつ金属ベース多層配線基板および(3)表
面に配線パターンの形成されたガラス板又はセラ
ミツク板を複数枚積層することによつて多層化を
達成したガラスセラミツク積層配線基板のいずれ
かの配線基板と該配線基板表面に搭載されたIC
チツプと、前記配線基板のIC搭載面と対向する
面の広い領域に接して取り付けられた放熱体と、
上記IC搭載面と垂直又は垂直に近い角度をなす
接続面に形成された導体パツド又はこの面に取り
付けられた導体ピンを介して外部の配線と前記配
線基板に設けられた配線との電気的接続を行なう
ように構成される。
ミツク基板の表層に無機又は有機の絶縁材と導電
材とを用いて形成された多層配線層をもつセラミ
ツク多層配線基板および(2)金属板を絶縁材で被覆
し、その表層に絶縁材とを用いて形成された多層
配線層をもつ金属ベース多層配線基板および(3)表
面に配線パターンの形成されたガラス板又はセラ
ミツク板を複数枚積層することによつて多層化を
達成したガラスセラミツク積層配線基板のいずれ
かの配線基板と該配線基板表面に搭載されたIC
チツプと、前記配線基板のIC搭載面と対向する
面の広い領域に接して取り付けられた放熱体と、
上記IC搭載面と垂直又は垂直に近い角度をなす
接続面に形成された導体パツド又はこの面に取り
付けられた導体ピンを介して外部の配線と前記配
線基板に設けられた配線との電気的接続を行なう
ように構成される。
すなわち、本発明の高密度LSIパツケージは、
セラミツク基板の表層に無機又は有機の絶縁材と
金ペーストの焼成或いは金めつき、銅めつきなど
の手法による導電材とを用いて形成された多層配
線層をもつセラミツク多層配線基板または、金属
板を絶縁材で被覆し、その表層に絶縁材と導電材
とを用いて形成された多層配線層をもつ金属ベー
ス多層配線基板または、表面に配線パターンの形
成されたガラス板又はセラミツク板を複数積層す
る事によつて多層化を達成したガラスセラミツク
積層配線基板と上記配線基板の第１の面に搭載さ
れたICチツプと該ICチツプの搭載面と対向する
上記配線基板の第２の面の広い領域に接して取付
けられた放熱体と、上記第１の面及び第２の面に
対して垂直又は垂直に近い角度をなす面に形成さ
れた導体パツド又は導体ピンとから構成され、こ
の導体パツド又は導体ピンを介して、外部の配線
と前記配線基板に設けられた配線との電気的接続
を行なうように構成される。
セラミツク基板の表層に無機又は有機の絶縁材と
金ペーストの焼成或いは金めつき、銅めつきなど
の手法による導電材とを用いて形成された多層配
線層をもつセラミツク多層配線基板または、金属
板を絶縁材で被覆し、その表層に絶縁材と導電材
とを用いて形成された多層配線層をもつ金属ベー
ス多層配線基板または、表面に配線パターンの形
成されたガラス板又はセラミツク板を複数積層す
る事によつて多層化を達成したガラスセラミツク
積層配線基板と上記配線基板の第１の面に搭載さ
れたICチツプと該ICチツプの搭載面と対向する
上記配線基板の第２の面の広い領域に接して取付
けられた放熱体と、上記第１の面及び第２の面に
対して垂直又は垂直に近い角度をなす面に形成さ
れた導体パツド又は導体ピンとから構成され、こ
の導体パツド又は導体ピンを介して、外部の配線
と前記配線基板に設けられた配線との電気的接続
を行なうように構成される。
次に、本発明の実施例について、図面を参照し
て詳細に説明する。
て詳細に説明する。
第５図は本発明の一実施例を示す側断面図で、
第５図に示す高密度LSIパツケージは、セラミツ
ク積層配線基板２１にICチツプ２２が実装され
ており、このICチツプ内の配線は、微細な金属
線２３を介して、セラミツク積層配線基板内に形
成された配線２４と接続されている。このセラミ
ツク積層配線基板２１はＬ字形に折れ曲つてお
り、その折れ曲つた面、即ちICチツプ実装面に
対して垂直な金属パツド２５が形成されており、
この金属パツド２５には金属ピン２６がハンダ付
けされている。上記セラミツク積層配線基板内の
配線２４はこの金属パツド２５と接続されてお
り、外部との電気的接続は金属ピン２６と嵌合す
るコネクターによつて行なわれる。セラミツク積
層配線基板２１の、IC搭載面と対向する面には
ヒートシンク２７が取り付けられており、ICチ
ツプが発生する熱はこのヒートシンクが形づくる
空洞２８に冷風又は冷却液を通すことによつて放
散される。
第５図に示す高密度LSIパツケージは、セラミツ
ク積層配線基板２１にICチツプ２２が実装され
ており、このICチツプ内の配線は、微細な金属
線２３を介して、セラミツク積層配線基板内に形
成された配線２４と接続されている。このセラミ
ツク積層配線基板２１はＬ字形に折れ曲つてお
り、その折れ曲つた面、即ちICチツプ実装面に
対して垂直な金属パツド２５が形成されており、
この金属パツド２５には金属ピン２６がハンダ付
けされている。上記セラミツク積層配線基板内の
配線２４はこの金属パツド２５と接続されてお
り、外部との電気的接続は金属ピン２６と嵌合す
るコネクターによつて行なわれる。セラミツク積
層配線基板２１の、IC搭載面と対向する面には
ヒートシンク２７が取り付けられており、ICチ
ツプが発生する熱はこのヒートシンクが形づくる
空洞２８に冷風又は冷却液を通すことによつて放
散される。
本発明は、以上説明した様にICチツプ実装部
と外部接続部と放熱部とをそれぞれ独立した面に
構成できるため、それぞれの部分の占有面積をパ
ツケージ全体としての実装密度が最大になる最適
な割合にする事ができるという効果がある。
と外部接続部と放熱部とをそれぞれ独立した面に
構成できるため、それぞれの部分の占有面積をパ
ツケージ全体としての実装密度が最大になる最適
な割合にする事ができるという効果がある。
第１図，第２図，第３図，第４図は従来の第１
〜第４の例を示す側断面図、第５図は本発明の一
実施例を示す側断面図である。 １１…配線基板、１２…ICチツプ、１３…外
部接続パツド、１４…外部接続ピン、１５…放熱
体、２１…セラミツク積層配線基板、２２…IC
チツプ、２３…微細金属線、２４…配線、２５…
金属パツド、２６…金属ピン、２７…放熱体、２
８…空洞。
〜第４の例を示す側断面図、第５図は本発明の一
実施例を示す側断面図である。 １１…配線基板、１２…ICチツプ、１３…外
部接続パツド、１４…外部接続ピン、１５…放熱
体、２１…セラミツク積層配線基板、２２…IC
チツプ、２３…微細金属線、２４…配線、２５…
金属パツド、２６…金属ピン、２７…放熱体、２
８…空洞。
Claims (1)
- １ ICチツプと、前記ICチツプと接続される配
線が多層に形成されＬ字状をなし前記ICチツプ
を塔載するIC搭載面と前記IC塔載面に対向する
対向面と前記IC搭載面および前記対向面と垂直
な接続面とを有する多層配線基板と、前記対向面
に取り付けられた放熱体と、前記接続面に形成さ
れ前記配線と接続される導体パツドとを含むこと
を特徴とする高密度LSIパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151729A JPS5853854A (ja) | 1981-09-25 | 1981-09-25 | 高密度ｌｓｉパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151729A JPS5853854A (ja) | 1981-09-25 | 1981-09-25 | 高密度ｌｓｉパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853854A JPS5853854A (ja) | 1983-03-30 |
| JPS6139739B2 true JPS6139739B2 (ja) | 1986-09-05 |
Family
ID=15525009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151729A Granted JPS5853854A (ja) | 1981-09-25 | 1981-09-25 | 高密度ｌｓｉパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853854A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122250Y2 (ja) * | 1980-08-25 | 1986-07-04 | ||
| JPS60262032A (ja) * | 1984-06-09 | 1985-12-25 | Mazda Motor Corp | カラ−識別装置 |
| JPS62117670U (ja) * | 1986-01-16 | 1987-07-25 | ||
| US5419708A (en) * | 1993-12-21 | 1995-05-30 | International Business Machines Corp. | Printed circuit card with minor surface I/O pads |
-
1981
- 1981-09-25 JP JP56151729A patent/JPS5853854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5853854A (ja) | 1983-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310398B1 (ko) | 열전도체를구비한패드어레이반도체소자및그제조방법 | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| US6023098A (en) | Semiconductor device having terminals for heat radiation | |
| JPS62193069A (ja) | コネクタ | |
| JPS6158297A (ja) | 多層印刷配線板 | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JPS6253000A (ja) | 半導体の実装構造 | |
| JPS6139739B2 (ja) | ||
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2754764B2 (ja) | 混成集積回路 | |
| JP3568865B2 (ja) | 半導体デバイス | |
| JPS6214717Y2 (ja) | ||
| JPH0362956A (ja) | 半導体チップキャリア | |
| JP3032124U (ja) | 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ | |
| JP2626785B2 (ja) | 電子部品搭載用基板 | |
| JP2792493B2 (ja) | 半導体装置 | |
| JPS6219072B2 (ja) | ||
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP2649251B2 (ja) | 電子部品搭載用基板 | |
| JP2000357851A (ja) | ワイヤーボンディング用回路基板と実装基板 | |
| JP2626809B2 (ja) | 電子部品搭載用基板のリードフレーム | |
| JPH08330733A (ja) | 多層プリント配線板 | |
| JPH0414852A (ja) | 半導体装置 |