JPH08330733A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH08330733A JPH08330733A JP7131684A JP13168495A JPH08330733A JP H08330733 A JPH08330733 A JP H08330733A JP 7131684 A JP7131684 A JP 7131684A JP 13168495 A JP13168495 A JP 13168495A JP H08330733 A JPH08330733 A JP H08330733A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 小型化を図るとともに、配線密度の向上を図
った多層プリント配線板を提供することにある。 【構成】 本発明の多層プリント配線板は、導体層と絶
縁層とから形成されたプリント基板が多層に積層された
多層プリント配線板において、上記プリント基板に形成
された導体層を電気的に相互接続する導通ピンがプリン
ト基板の内部に埋設されていることを特徴とする。
った多層プリント配線板を提供することにある。 【構成】 本発明の多層プリント配線板は、導体層と絶
縁層とから形成されたプリント基板が多層に積層された
多層プリント配線板において、上記プリント基板に形成
された導体層を電気的に相互接続する導通ピンがプリン
ト基板の内部に埋設されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器、電気機器、
通信機器等に使用される複数の導体層を有する多層プリ
ント配線板に関するものである。
通信機器等に使用される複数の導体層を有する多層プリ
ント配線板に関するものである。
【０００２】
【従来の技術】電子機器や電気機器等に使用されるプリ
ント配線板は、小型化、高密度化が図られ、各導体層に
形成される回路パターンもファイン化が図られ、さら
に、高密度化に対応して多層化が図られるようになっ
た。
ント配線板は、小型化、高密度化が図られ、各導体層に
形成される回路パターンもファイン化が図られ、さら
に、高密度化に対応して多層化が図られるようになっ
た。
【０００３】図３は従来の多層プリント配線板の断面図
である。図に示す如く、この多層プリント配線板１０
は、例えば、複数枚のプリント基板１を貼着して構成さ
れ、一体化した多層プリント配線板１０である。また、
半導体チップを収納するための開口部８を有しているも
のもある。このような開口部８を有する多層プリント配
線板１０は、半導体パッケージとして使用され、上記開
口部８より半導体チップを搭載して使用することが知ら
れている。
である。図に示す如く、この多層プリント配線板１０
は、例えば、複数枚のプリント基板１を貼着して構成さ
れ、一体化した多層プリント配線板１０である。また、
半導体チップを収納するための開口部８を有しているも
のもある。このような開口部８を有する多層プリント配
線板１０は、半導体パッケージとして使用され、上記開
口部８より半導体チップを搭載して使用することが知ら
れている。
【０００４】この多層プリント配線板１０には、それぞ
れの導体層CLを電気的に相互接続するために、スルーホ
ールが上面層より下面層に貫通して形成されている。
れの導体層CLを電気的に相互接続するために、スルーホ
ールが上面層より下面層に貫通して形成されている。
【０００５】ところが、上記スルーホールは各導体層CL
を貫くため、電気的に相互接続される導体層CLの他層に
は、貫通穴が形成される。この貫通穴が形成された部分
は、配線領域として使用できなくなり、配線密度が低下
する。例えば、図に示すように、導体層CL5 及び導体層
CL2 を導通するために第１のスルホール６を形成する
と、表面に形成された導体層CL6 さらには、多層プリン
ト配線板１０の裏面にあたる導体層CL1 に貫通穴が形成
され、それぞれの導体層CL6 、CL1 の配線領域が減じら
れる。また、開口部８を有する半導体パッケージの場
合、開口部８に露出した導体層CL6 には、ワイヤリング
パッドが形成され、このワイヤリングパッドにワイヤが
接着されるので、上記貫通穴が形成されることによりワ
イヤを接着する領域が大幅に減少する。
を貫くため、電気的に相互接続される導体層CLの他層に
は、貫通穴が形成される。この貫通穴が形成された部分
は、配線領域として使用できなくなり、配線密度が低下
する。例えば、図に示すように、導体層CL5 及び導体層
CL2 を導通するために第１のスルホール６を形成する
と、表面に形成された導体層CL6 さらには、多層プリン
ト配線板１０の裏面にあたる導体層CL1 に貫通穴が形成
され、それぞれの導体層CL6 、CL1 の配線領域が減じら
れる。また、開口部８を有する半導体パッケージの場
合、開口部８に露出した導体層CL6 には、ワイヤリング
パッドが形成され、このワイヤリングパッドにワイヤが
接着されるので、上記貫通穴が形成されることによりワ
イヤを接着する領域が大幅に減少する。
【０００６】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
小型化を図るとともに、配線密度の向上を図った多層プ
リント配線板を提供することにある。
鑑みてなされたものであり、その目的とするところは、
小型化を図るとともに、配線密度の向上を図った多層プ
リント配線板を提供することにある。
【０００７】
【課題を解決するための手段】本発明の請求項１に係る
多層プリント配線板は、導体層CLと絶縁層DLとから形成
されたプリント基板１が多層に積層された多層プリント
配線板において、上記プリント基板１に形成された導体
層CLを電気的に相互接続する導通ピン３がプリント基板
１の内部に埋設されていることを特徴とする。
多層プリント配線板は、導体層CLと絶縁層DLとから形成
されたプリント基板１が多層に積層された多層プリント
配線板において、上記プリント基板１に形成された導体
層CLを電気的に相互接続する導通ピン３がプリント基板
１の内部に埋設されていることを特徴とする。
【０００８】また、本発明の請求項２に係る多層プリン
ト配線板は、上記導通ピン３の一端が、最外層に接着さ
れた放熱コア７に埋入していることを特徴とする。
ト配線板は、上記導通ピン３の一端が、最外層に接着さ
れた放熱コア７に埋入していることを特徴とする。
【０００９】また、本発明の請求項３に係る多層プリン
ト配線板は、上記導通ピン３が導電性皮膜４で覆われて
いることを特徴とする。
ト配線板は、上記導通ピン３が導電性皮膜４で覆われて
いることを特徴とする。
【００１０】
【作用】本発明に係る多層プリント配線板によると、導
体層と絶縁層を有するプリント基板が多層に積層された
多層プリント配線板において、上記プリント基板に形成
された導体層を電気的に相互接続する導通ピンがプリン
ト基板の内部に埋設されているので、プリント基板内の
配線領域の有効利用を図って多層プリント配線板の小型
化を可能とする。さらに、この導通ピンを介することに
より、プリント基板の下層に形成された導体層までの導
通経路を短くすることができる。
体層と絶縁層を有するプリント基板が多層に積層された
多層プリント配線板において、上記プリント基板に形成
された導体層を電気的に相互接続する導通ピンがプリン
ト基板の内部に埋設されているので、プリント基板内の
配線領域の有効利用を図って多層プリント配線板の小型
化を可能とする。さらに、この導通ピンを介することに
より、プリント基板の下層に形成された導体層までの導
通経路を短くすることができる。
【００１１】また、上記導通ピンの一端が、多層プリン
ト配線板の最外層に接着された放熱コアに埋入している
ので、放熱コアと電気的導通が図れるとともに、導体層
で発生した熱を放熱コアに伝導することができる。
ト配線板の最外層に接着された放熱コアに埋入している
ので、放熱コアと電気的導通が図れるとともに、導体層
で発生した熱を放熱コアに伝導することができる。
【００１２】また、上記導通ピンを導電性皮膜で覆われ
ていることにより、プリント基板に形成された導体層の
電気的接続信頼性及び熱伝導性を向上することができ
る。
ていることにより、プリント基板に形成された導体層の
電気的接続信頼性及び熱伝導性を向上することができ
る。
【００１３】上記多層プリント配線板に埋設された導通
ピンは、コバールやりん青銅等の電気導電性が高い金属
で形成され、プリント基板に圧入したり、プリント基板
に形成された小孔に嵌合される。
ピンは、コバールやりん青銅等の電気導電性が高い金属
で形成され、プリント基板に圧入したり、プリント基板
に形成された小孔に嵌合される。
【００１４】また、上記導通ピンを被覆する導電性皮膜
は銀、金、半田等の導体金属で、導通ピンにメッキした
り、小孔に上記導体金属ペーストを充填した後、導通ピ
ンを挿入して被覆される。
は銀、金、半田等の導体金属で、導通ピンにメッキした
り、小孔に上記導体金属ペーストを充填した後、導通ピ
ンを挿入して被覆される。
【００１５】また、上記多層プリント配線板を構成する
プリント基板は、エポキシ樹脂やポリイミド樹脂等の絶
縁材料で形成された絶縁層に、金属箔を両面又は片面に
貼着して形成された導体層を有している。
プリント基板は、エポキシ樹脂やポリイミド樹脂等の絶
縁材料で形成された絶縁層に、金属箔を両面又は片面に
貼着して形成された導体層を有している。
【００１６】また、上記放熱コアは、プリント基板より
放熱性が高いものが好ましく、銅コア、アルミコア、セ
ラミック等が使用される。
放熱性が高いものが好ましく、銅コア、アルミコア、セ
ラミック等が使用される。
【００１７】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【００１８】
【実施例】図１は本発明の多層プリント配線板を使用し
た一実施例の断面図である。
た一実施例の断面図である。
【００１９】図１に示す如く、本実施例の多層プリント
配線板１０は、プリント基板１と、プリント基板１を接
着する接着シート２と、導通ピン３とから構成されてい
る。図は、本実施例の多層プリント配線板の一例で、半
導体パッケージの一つであるＰＧＡで、開口部８を有
し、スルホール６には外部と接続するリードピン５が挿
入されている。
配線板１０は、プリント基板１と、プリント基板１を接
着する接着シート２と、導通ピン３とから構成されてい
る。図は、本実施例の多層プリント配線板の一例で、半
導体パッケージの一つであるＰＧＡで、開口部８を有
し、スルホール６には外部と接続するリードピン５が挿
入されている。
【００２０】上記プリント基板１は、エポキシ樹脂によ
り形成された絶縁層DLを有する両面金属箔張積層板の表
面にエッチング等により回路パターンを有する導体層CL
を形成したものである。また、このプリント基板１に
は、半導体チップを搭載するための開口部８が形成され
ている。
り形成された絶縁層DLを有する両面金属箔張積層板の表
面にエッチング等により回路パターンを有する導体層CL
を形成したものである。また、このプリント基板１に
は、半導体チップを搭載するための開口部８が形成され
ている。
【００２１】この開口部８はプリント基板１によってそ
れぞれ大きさが異なり、プリント基板１を重ね合わせる
ことにより、この開口部８の内側面で形成された断面が
階段状になった多層プリント配線板１０を形成すること
ができる。
れぞれ大きさが異なり、プリント基板１を重ね合わせる
ことにより、この開口部８の内側面で形成された断面が
階段状になった多層プリント配線板１０を形成すること
ができる。
【００２２】また、上記プリント基板１を接着する接着
シート２は、接着剤をシート状に形成したもの、基材に
樹脂を含浸したプリプレグ等の絶縁材料が使用される。
シート２は、接着剤をシート状に形成したもの、基材に
樹脂を含浸したプリプレグ等の絶縁材料が使用される。
【００２３】また、導通ピン３はりん青銅で形成され、
導電性皮膜４である銀ペーストにより覆われ、プリント
基板１の内部に埋設されて、上下に配されている導体層
CLを電気的に相互接続をしている。
導電性皮膜４である銀ペーストにより覆われ、プリント
基板１の内部に埋設されて、上下に配されている導体層
CLを電気的に相互接続をしている。
【００２４】本実施例の多層プリント配線板１０は、上
記プリント基板１を接着シート２を介して重ね合わせ、
さらに、加熱成形することにより一体化を図ったもので
ある。
記プリント基板１を接着シート２を介して重ね合わせ、
さらに、加熱成形することにより一体化を図ったもので
ある。
【００２５】上記導通ピン３は、一体化する前のプリン
ト基板１に圧入したり、成形して一体化した後、圧入し
て埋設される。また、他に、小孔を形成して導体金属ペ
ーストを充填した後、導通ピン３を挿入することもでき
る。
ト基板１に圧入したり、成形して一体化した後、圧入し
て埋設される。また、他に、小孔を形成して導体金属ペ
ーストを充填した後、導通ピン３を挿入することもでき
る。
【００２６】例えば、図に示す如く、この導通ピン３で
導体層CL5 と導体層CL3 を導通するには、導通ピン３の
一端が絶縁層DLを介して導体層CL5 に埋入され、他端が
他の導体層CL3 に埋入される。また、この導通ピン３ａ
は銀ペーストにより被覆されているので、プリント基板
１の絶縁層DL又は導体層CLとの密着性を向上するととも
に、導体層CLとの導電性を向上することができる。
導体層CL5 と導体層CL3 を導通するには、導通ピン３の
一端が絶縁層DLを介して導体層CL5 に埋入され、他端が
他の導体層CL3 に埋入される。また、この導通ピン３ａ
は銀ペーストにより被覆されているので、プリント基板
１の絶縁層DL又は導体層CLとの密着性を向上するととも
に、導体層CLとの導電性を向上することができる。
【００２７】また、上記のように、導通ピン３がプリン
ト基板１の内部の絶縁層DLに埋設されているので、開口
部８に露出している導体層CL6 の面積が十分確保するこ
とが可能で、この導体層CL6 に形成されたワイヤリング
パッドに容易にワイヤリングをすることができる。
ト基板１の内部の絶縁層DLに埋設されているので、開口
部８に露出している導体層CL6 の面積が十分確保するこ
とが可能で、この導体層CL6 に形成されたワイヤリング
パッドに容易にワイヤリングをすることができる。
【００２８】また、この導体層CL6 に形成されたワイヤ
リングパッドは、導体層CL6 と下層の導体層CL5 を接続
することにより、上記導通ピン３を介してさらに下層の
導体層CL3 と接続することができる。したがって、この
ワイヤリングパッドより、多層プリント配線板１０の内
層に形成された導体層CL3 までの導通経路を短縮するこ
とができる。
リングパッドは、導体層CL6 と下層の導体層CL5 を接続
することにより、上記導通ピン３を介してさらに下層の
導体層CL3 と接続することができる。したがって、この
ワイヤリングパッドより、多層プリント配線板１０の内
層に形成された導体層CL3 までの導通経路を短縮するこ
とができる。
【００２９】また、他の実施例として、図２に示す多層
プリント配線板がある。この多層プリント配線板１０
は、図１で示された開口部８を有する多層プリント配線
板１０の最外層に、開口部８を閉塞するように、放熱コ
ア７が接着されている。
プリント配線板がある。この多層プリント配線板１０
は、図１で示された開口部８を有する多層プリント配線
板１０の最外層に、開口部８を閉塞するように、放熱コ
ア７が接着されている。
【００３０】この放熱コア７は、最外層の導体層CL1 に
当接し、接着剤等を使用して貼着され、開口部８とで形
成されるキャビティの気密性を保つことができる。
当接し、接着剤等を使用して貼着され、開口部８とで形
成されるキャビティの気密性を保つことができる。
【００３１】図の示す如く、本実施例の多層プリント配
線板１０は、導通ピン３がプリント基板１内部の導体層
CL3 より最外層の導体層CL1 を通過して放熱コア７に埋
入している。
線板１０は、導通ピン３がプリント基板１内部の導体層
CL3 より最外層の導体層CL1 を通過して放熱コア７に埋
入している。
【００３２】このように、導通ピン３が放熱コア７に埋
入していると、放熱コア７と導体層CLの電気的導通を容
易にすることができ、さらに、導体層CLで発生したを導
通ピン３を介して放熱コア７に伝導することができる。
入していると、放熱コア７と導体層CLの電気的導通を容
易にすることができ、さらに、導体層CLで発生したを導
通ピン３を介して放熱コア７に伝導することができる。
【００３３】したがって、本実施例の多層プリント配線
板１０は、上述の実施例の作用効果に加えて、導通ピン
３を介して放熱コア７に熱を伝導して、放熱性を向上す
ることができる。
板１０は、上述の実施例の作用効果に加えて、導通ピン
３を介して放熱コア７に熱を伝導して、放熱性を向上す
ることができる。
【００３４】また、この導通ピン３を介して電気的導通
を図ることができるので、導電性を有する放熱コア７を
電気的導通経路とすることができる。この放熱コア７を
導通経路として使用すると、導電性を有する放熱コア７
によりインピーダンスの低下を図ることができる。
を図ることができるので、導電性を有する放熱コア７を
電気的導通経路とすることができる。この放熱コア７を
導通経路として使用すると、導電性を有する放熱コア７
によりインピーダンスの低下を図ることができる。
【００３５】
【発明の効果】上述したように、本発明に係る多層プリ
ント配線板によると、導体層と絶縁層とから形成された
プリント基板が多層に積層された多層プリント配線板に
おいて、上記プリント基板に形成された導体層を導通ピ
ンで接続し、この導通ピンがプリント基板の内部に埋設
されているので、多層プリント配線板の表面層や導通ピ
ンが埋入されていない導体層の配線密度の向上を図るこ
とができる。また、導通ピンを最外層に接着された放熱
コアに埋入することにより、導体層で発熱した熱をこの
導通ピンを介して放熱コア伝導し、効率良く放熱するこ
とができる。
ント配線板によると、導体層と絶縁層とから形成された
プリント基板が多層に積層された多層プリント配線板に
おいて、上記プリント基板に形成された導体層を導通ピ
ンで接続し、この導通ピンがプリント基板の内部に埋設
されているので、多層プリント配線板の表面層や導通ピ
ンが埋入されていない導体層の配線密度の向上を図るこ
とができる。また、導通ピンを最外層に接着された放熱
コアに埋入することにより、導体層で発熱した熱をこの
導通ピンを介して放熱コア伝導し、効率良く放熱するこ
とができる。
【図１】本発明に係る一実施例の多層プリント配線板の
断面図である。
断面図である。
【図２】本発明に係る他の一実施例の多層プリント配線
板の断面図である。
板の断面図である。
【図３】従来の多層プリント配線板の要部を拡大した断
面図である。
面図である。
１ プリント基板 ２ 接着シート ３ 導通ピン ４ 導電性皮膜 ５ リードピン ６ スルホール ７ 放熱コア ８ 開口部 １０ 多層プリント配線板 ＣＬ 導体層
Claims (3)
- 【請求項１】 導体層（CL）と絶縁層（DL）とから形成
されたプリント基板（１）が多層に積層された多層プリ
ント配線板において、上記プリント基板（１）に形成さ
れた導体層（CL）を電気的に相互接続する導通ピン
（３）がプリント基板（１）の内部に埋設されているこ
とを特徴とする多層プリント配線板。 - 【請求項２】 上記導通ピン（３）の一端が、最外層に
接着された放熱コア（７）に埋入していることを特徴と
する請求項１記載の多層プリント配線板。 - 【請求項３】 上記導通ピン（３）が導電性皮膜（４）
で覆われていることを特徴とする請求項１又は請求項２
記載の多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131684A JPH08330733A (ja) | 1995-05-30 | 1995-05-30 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131684A JPH08330733A (ja) | 1995-05-30 | 1995-05-30 | 多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330733A true JPH08330733A (ja) | 1996-12-13 |
Family
ID=15063808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131684A Withdrawn JPH08330733A (ja) | 1995-05-30 | 1995-05-30 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335628B2 (en) | 2019-05-29 | 2022-05-17 | Denso Corporation | Semiconductor package, semiconductor device and semiconductor package manufacturing method |
-
1995
- 1995-05-30 JP JP7131684A patent/JPH08330733A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335628B2 (en) | 2019-05-29 | 2022-05-17 | Denso Corporation | Semiconductor package, semiconductor device and semiconductor package manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519176A (en) | Substrate and ceramic package | |
| KR101095161B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
| US20030015348A1 (en) | Printed circuit board with a heat dissipation element, mehtod for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| WO2003103355A1 (ja) | 複合多層基板およびそれを用いたモジュール | |
| KR20090130727A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| US20150257261A1 (en) | Printed wiring board | |
| US6221694B1 (en) | Method of making a circuitized substrate with an aperture | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2000332160A (ja) | キャビティダウン型半導体パッケージ | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2007318048A (ja) | 多層配線板及びその製造方法 | |
| KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
| JPH08330733A (ja) | 多層プリント配線板 | |
| JPH10214928A (ja) | プリント配線板 | |
| JP2004146419A (ja) | 複合多層基板およびそれを用いたモジュール | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |