JPS6139291A

JPS6139291A - 磁気バブル制御装置

Info

Publication number: JPS6139291A
Application number: JP15663884A
Authority: JP
Inventors: Katsunori Tanaka; 克憲田中; Takenori Iida; 飯田　武則; Toshimitsu Minemura; 峯村　敏光; Osamu Hirakawa; 修平川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1986-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）　発明の技術分野本発明は磁気バブルメモリの制御装置に係り。

特にホストとメモリの間のデータ転送命令の実行時にお
いて、最終データの転送が終了した後のホス）ＣＰＵの
処理効率の高い磁気バブル制御装置に関する。

（２）　技術の背景コンピュータ用のメモリとして開発された磁気バブルメ
モリは９機械作動部を有さす、かつ大容量のものを作る
ことが可能であるため、従来のディスク記憶装置などに
代わるものとして期待を集めている。ここで、ホスト（
コンピュータの中央処理部など）と磁気バブルメモリの
間でデータの読み書きを行う場合、磁気バブルメモリは
半導体メモリなどに比べてアクセス速度が遅く、また磁
気バブルの制御を行う必要があるため、効率の良い磁気
バブル制御装置が必要となる。

（３）　従来技術と問題点従来の磁気バブル制御装置（以下、コントローラと呼ぶ
）について以下に概説する。まず従来のコントローラは
、磁気バブルメモリに対してデータの読み出しまたは書
き込みを行う際、データを一時的にバッファリングする
ためのデータレジスタと、その命令を与えるための命令
レジスタ、及び状態表示レジスタを有している。また、
状態表示レジスタは磁気バブルメモリからのデータの読
み出しが可能であることを示す読み出し許可フラグ（以
下、ＲＤＡフラグと呼ぶ）と、磁気バブルメモリへのデ
ータの書き込みが可能であることを示す書き込み許可フ
ラグ（以下、ＴＤＲＡフラグと呼ぶ）、及び命令の実行
の終了を示す命令終了フラグ（以下、ＣＭＥフラグと呼
ぶ）を主に有している。いま、ホスト（ＣＰＵ側）が磁
気バブルメモリに対してデータの読み出しまたは書き込
み命令を与えると、磁気バブルメモリに接続されたコン
トローラ内の命令レジスタに該命令がセントされ、磁気
バブルメモリが作動を開始する。その後、ホスト側は前
記状態表示レジスタの各フラグの内容を一定時間間隔で
読み、前記ＲＤＡフラグまたはＴＤＲＡフラグカげ１″
になるのを確認して、１ワードずつ前記データレジスタ
を介して磁気バブルメモリに対してデータの読み出しま
たは書き込みを行う。そして全てのデータの転送（０ワ
ード〜Ｎワードとする）が終了した後、前記ＣＭＥフラ
グが“１”になるのを確認してホスト側は命令の実行を
終了する。以上の動作を第１図のタイミングチャート及
び第２図のフローチャートを用いて具体的に説明する。

第１図ｔａｌはデータレジスタ読み出し／書き込みパル
ス（以下、　ＤｉｏＲＲ／Ｗパルスと呼ぶ）であり、こ
のパルスが１”になるのに同期してホストはデータレジ
スタに対して１ワードのデータの読み出しまたは書き込
みを行う。第１図（ｂｌは状態表示レジスタ読み出しパ
ルス（以下、　ＳＴＲＲＤパルスと呼ぶ）であり、この
パルスが１”になるのに同期してホストはコントローラ
内の状態表示レジスタの各フラグの内容を読、み込む。

第１図（Ｃ）は前記ＲＤＡフラグ及びＴＤＲＡフラグの
内容（２つまとめてＲＤ　Ａ／ＴＤＲＡフラグと呼ぶ）
である。第１図（ｄｌは前記ＣＭＥフラグの内容である
。第１図（ｅｌ磁気バブルメモリが動作中であることを
示すビジーフラグ（以下、ＢＵＳＹフラグと呼ぶ）の内
容である。なおりＵＳＹフラグは磁気バブルメモリから
コントローラに情報として与えられる。次に第２図のフ
ローチャートにおいて、スイッチＳＷは端子ＴＩ側に接
続しておく。なお端子Ｔ２側に接続する処理■、■、及
び■は後述の本発明の実施例に関する処理であり、ここ
では説明は行わない。従って。

従来例に関する処理は■、■、■、■、■、及び■の処
理である。以下、第１図及び第２図を適時参照しながら
説明を行う。まず、ホスト側から読み出しまたは書き込
み命令が与えられると、コントローラ内の命令レジスタ
に該命令がセットされ。

磁気バブルメモリが動作を開始する。それによって磁気
バブルメモリからのＢＵＳＹフラグが１１１１１に立ち
上がり（第１図（Ｉｌｌ））、命令がスタートする（第
１図（ａｌのＣＭＮＩＩ　’５ＴＡＩ？Ｔで示された時
点）。それと同時にホスト側のプログラムが第２図処理
■からスタートする。そして次に続く処理■〜■の繰り
返しが、前記したようにホスト側が状態表示レジスタの
各フラグの内容を一定時間間隔で読む処理になる。すな
わち、まず処理■によってＳＴＲＲＤパルスが“ｌ”に
なり、それに同期して状態表示レジスタの各フラグの内
容をホスト側へ取り込む。

続いて処理■でＣＭＥフラグの内容を見て、それが“０
”であれば次の処理■に移る。処理■でＲＤＡ／ＴＤＲ
Ａフラグの内容が“Ｏ”であれば。

再び処理■にもどる。そしてメモリ側の準備が完了しコ
ントローラ内の状態表示レジスタのＲＤＡ／ＴＤＲＡフ
ラグが“ｌ”になった時（第１図（Ｃ）のｃ　ｏ＞　＋
　Ｉｓ理■によってＳＴＩ？　Ｉ？Ｄパルスカぴ１″と
なりその内容がホスト側に取り込まれると（第１図体）
のｂｏ）、続く処理■によってプログラムは処理■に移
る。そして処理■によってＤｉｏＲＲ／Ｕパルスが１”
になる（第１図（ａｌのａＯ）のに同期して、データレ
ジスタに対してＯワード目のデータの読み出しまたは書
き込みが行われる。この時ＤｉｏＲＲ／　Ｈパルスはコ
ントローラ側にモ与工られ、　ＤｉｏＲＲ／　Ｗパルス
ミｏの立ち下がりに同期してＲＤ　Ａ／Ｔ　Ｄ　ＲＡフ
ラグＣＯも０″にもどり、処理■の終了後プログラムは
処理■にもどろ。

以上のようにしてＲＤＡ／ＴＤＲＡフラグが１″になっ
ている区間（第１図（Ｃ）のｃｏ、　　・・・。

ＣＮ−１＋　Ｃ１，ｌ）におけるＳＴＲＩＩＤパルスの
”１”になるタイミング（第１図（ｂ）のｂｏ＋　　”
　・＋　ｂＮ−１’ｂＮ）で、０ワード目からＮワード
目までのデータの読み出しまたは書き込みが行われる。

そしてその動作は処理■によるＤｉｏＲＲ／−パルス（
第１図＋ａ）のａＯ＋　　”　・＋　ａＨ−Ｈ＋　ａｓ
　　）に同期して行われる。以上のようにしてＮワード
目までのデータの読み出しまたは書き込みが終わると、
コントローラは磁気バブルメモリに対して停止信号を送
る。それによって磁気バブルメモリは終了のための各処
理を行った後動作を停止し、ＢＵＳＹフラグが立ち下が
る（第１図（ｅ））。続いてコントローラはＢＵＳＹフ
ラグの立ち下がりに同期して、状態表示レジスタのＣＭ
Ｅフラグを１″にセットする（第１図（ｄ））。この間
もホスト側のプログラムは処理■〜■を繰り返し行って
おり、コントローラ内の状態表示レジスタのＣＭＥフラ
グが１″になった直後、処理■によってＳＴＲＲＤパル
スが“１”になり（第１図（ｂ）のｂｌ、ｌ）　、その
内容がホスト側に取り込まれると、続く処理■によって
ホスト側は命令の終了を知り、処理■によってプログラ
ムを終了する（第１図（ａｌのＣＭＮＤ　ＥＮＤで示さ
れた時点）。

以上が従来の代表的な磁気バブル制御装置の動作である
。しかし磁気バブルメモリはアクセス速度が遅いのに加
えて、最後のＮバイト目のデータの読み出しまたは書き
込みが終了した後装置が動作を終了するまで、磁気バブ
ルの各制御などのために時間がかかる。従って上記従来
例の場合、Ｎバイト目のデータの転送が終了してもメモ
リが動作を終了しＢＵＳＹフラグが立ち下がってコント
ローラからのＣＭＥフラグが１”になるまで。

ホスト側は命令を終了できず待たなければならなかった
。これによりホスト側が速い処理を要求するようなプロ
グラムを走らせている場合に磁気バブルメモリをアクセ
スすると、その部分で著しく時間を消費しホスト側の処
理効率が低下するという問題点があった。

（４）　発明の目的本発明は上記問題点を解決するために、Ｎバイト目のデ
ータの読み出しまたは書き込み時にコントローラからホ
スト側へ出力されるＣＭＥフラグカぴ１″になるように
することによってホスト側が命令の終了をいち早く知る
ことができ、それによってホスト側の処理効率を向上さ
せ、かつ処理□効率があまり問題にならない場合は従来
のソフトウェアがそのまま使用できるような互換性のあ
る磁気バブルメモリ制御装置を提供することを目的とす
る。

（５）　発明の構成本発明は、磁気バブルメモリに対してデータのみ出しま
たは書き込みを行うために該データを一時的にパンツプ
リングする・データレジスタと。

前記データの読み出しまたは書き込みのための命令を与
えるための命令レジスタと、前記データの読み出しの許
可を与える読み出し許可フラグ、前記データの書き込み
の許可を与える書き込み許可フラグ、及び前記命令の実
行の終了を示す命令終了フラグを含む状態表示レジスタ
とを有する磁気バブル制御装置において、前記データの
読み出しまたは書き込みは一定のデータ長を一単位とし
て行われ、最終単位のデータの読み出しまたは書き込み
のための前記読み出し許可フラグまたは書き込み許可フ
ラグが読み出しまたは書き込み許可状態を示した後、前
記状態表示レジスタの内容を一度読み出した後から、前
記最終単位のデータの読み出しまたは書き込みが終了す
るまでの期間、前記命令終了フラグが命令終了状態を示
すような命令終了フラグ作成手段を有することを特徴と
する磁気バブル制御装置を提供する。

（６）　発明の実施例まず本発明の原理を第３図のタイミングチャートによっ
て説明する。第３図において（ａｌ〜（Ｉｌｌ）の示す
内容は第１図の従来例の場合と同様である。従来例と異
なるのは、Ｎバイト目の処理に対すＲＤＡ／ＴＤＲＡフ
ラグが１″となった区間（第３図（Ｃ１のｃＮ）でＳＴ
ＲＲＤパルスが１”となった時（第３図ｆｂ）のす、）
、その立ち下がりに同期してＣＭＥフラグが°“１”と
なり、　ＤｉｏＲＲ／　Ｈハ）Ｌｉスａ、　　（第３図
（ａ））の立ち下がりに同期して“ｏ″となるようなハ
ードウェアを追加した点である（第３図（ｄ））。そし
て、そのためのプログラムとして、ＲＤＡ／ＴＤＲＡフ
ラグが１″となった各区間（第３図（Ｃ）のＧＯ，”　
’ｌ　ｃＮ−１１ＣＭ　）でホスト側がコントローラ内
の状態表示レジスタを１回読み込んだら（第３図体）の
ｂＯ，・・・。

ｂＮ−１１ｂＮ　）＋続けてもう１度読むようにする（
第３図体）のｂｏ、・・・、ｂＮ−１，ｂＮ）。コノよ
うなプログラムによって、０バイト目から（Ｎ−１）バ
イト目までの処理に対しては各ＳＴＲＲＤパルスｂｏ′
、・・・、ｂＮ−２′１ｂＮ−３′によッテホスト側は
データレジスタに対して通常の読み出しまたは書き込み
動作を行う。そして、Ｎバイト目の処理に対してはＳＴ
ＲＲＤパルスｂＮ′にょって。

１つ前＜７）ＳＴＲＲＤハ）ＬｔスｂＨＴ：１″となっ
たＣＭＥフラグを検知することができ、ホスト側はＮバ
イト目の処理を行った後に即座に命令を終了することが
できる。すなわち、各バイトの処理に対して２回状態表
示レジスタを読むことによって、Ｎバイト目の処理の時
に１回目のＳＴＲＲＤパルスでＣＭＥフラグを“１”と
することができ、２回目の・ＳＴＲＲＤパルスで１″と
なったＣＭＥフラグを検知することができる。

次に上記動作を実現するための本発明の実施例について
説明する。第４図は本発明による磁気バブル制御装置の
具体的な回路構成図である。端子１０はオア回路３の一
方の入力に接続されると共に、ゲート７の入力に接続さ
れ、ゲート７の出力は端子１８に接続される。端子１１
はオア回路３の他方の入力に接続されると共に、ゲート
８の入力に接続され、ゲー１８の出力は端子１９に接続
される。端子１２はオア回路６の一方の入力に接続され
る。端子１３はフリップフロップ１の入力端子２１に接
続され、端子１４は間じく入力端子２２に接続される。

フリップフロップ１の出力はアンド回路４の一方の入力
に接続され、アンド回路４の他方の入力にはオア回路３
の出力が接続される。アンド回路４の出力はフリップフ
ロップ２の入力端子２３に接続され、同じく入力端子２
４には端子１５が接続される。フリップフロップ２の出
力はオア回路６の他方の入力に接続される。

オア回路６の出力はゲート９の入力に接続され。

ゲート９の出力は端子２０に接続される。また。

端子１５はゲー）７，８．９の負論理の制御入力に接続
される。端子１６及び１７はアンド回路５の２つの入力
にそれぞれ接続され、アンド回路５の出力はフリップフ
ロップ１及び２の負論理のリセット入力端子２５及び２
６に接続される。端子１０．１１．１２にはコントロー
ラからのＲＤＡＤＡＴラグ、ＴＤＲＡＤＡＴラグ出力Ｃ
ＭＥフラグ出力が入力し、端子１３．１４には同じくコ
ントローラからの最終データフラグ出力（以下。

ＬＳＴ　ＤＡＴフラグと呼ぶ）、及び負論理の内部書き
込みフラグ出力（以下、　　ＩＮＴ　ＷＲ，！：呼ぶ）
が入力する。また端子１５にはホストからの負論理の状
態表示レジスタ読み出しパルス出力（以下、　ＳＴＲＲ
Ｄパルスと呼ぶ）が入力し、端子１６には同じ（ホスト
からの負論理のデータレジスタ読み出しパルス出力（以
下、　ＤｉｏＲＲＤと呼ぶ）が入力し、端子１７には同
じくホストからの負論理のデータレジスタ書き込みパル
ス出力（以下、　ＤｉｏＲＷＲと呼ぶ）が入力する。さ
らに端子１８，１９．２０はホストのＲＤＡフラグ入力
端子、ＴＤＲＡＤＡＴラグ子、及びＣＭＥフラグ入力端
子に接続される。

以上のような構成の磁気バブル制御装置の具体的な動作
を第３図のタイミングチャート及び第２図のフローチャ
ートを用いて説明する。なお、第２図のフローチャート
において、スイッチＳＷは端子Ｔ２側に接続する。まず
、ホスト側から読み出しまたは書き込み命令が与えられ
ると、コントローラ内の命令レジスタに該命令がセント
され。

磁気バブルメモリが動作を開始する。それによって磁気
バブルメモリからコントローラに入力しているＢ’ＵＳ
Ｙフラグが“１”に立ち上がり（第３図（ｅｌ）、命令
がスタートする。それと同時にホスト側のプログラムが
第２図の処理■からスタートする。そしてＲＤＡ／ＴＤ
ＲＡフラグが“０”の場合の処理■〜■の繰り返し部分
は、従来例の場合と全く同じである。この時、第４図の
回路においては、フリップフロップ１に入力するＬＳＴ
ＤＡＴフラグがθ″のままであるので、フリップフロッ
プ１の出力は変化せず、従ってフリップフロップ２の出
力も変化しない。従って、コントローラから端子１０，
１１．１２に入力したＲＤＡフラグ、ＴＤＲＡフラグ、
及びＣＭＥフラグの内容は、端子１８，１９．［０を介
してそのままホスト側へ出力される。この時の出力動作
は処理■（第２図）によってＳＴＲＲＤパルス（ＳＴＲ
ＲＤパルス（第３図（ｂ））の負論理信号である）が“
１”になるのに同期して、ゲー）７，８．９　（負論理
信号ＳＴＲＲＤで動作する）が開くことによって行われ
る。

その後、メモリ側の準備が完了しコントローラ内の状態
表示レジスタのＲＤＡ／ＴＤＲＡフラグが“１″になっ
た区間において（第３図（Ｃ１のｃｏ）＋処理■によっ
てＳＴＲＲＤパルスが１”になりその内容がホスト側に
取り込まれると（第３図（ｂｌのｂ　ｏ　）　＋続く処
理■によってプログラムは処理■に移る。そして処理■
で再びＳＴＲＲＤパルスが１″になり状態表示レジスタ
の各フラグの内容がホスト側に取り込まれる（第３図（
ｂｌのｂ口’）。この時、現在の処理は最終バイト目の
データ処理ではないので、第４図の回路においては、フ
リップフロップ１に入力するＬＳＴ　ＤＡＴフラグはや
はり“０”のままであり、コントローラからのＲＤＡフ
ラグ出力、ＴＤＲＡフラグ出力、及びＣＭＥフラグ出力
は、そのままホスト側へ出力される。そして。

この出力動作も処理■（第２図）によってＳＴＲＲＤパ
ルス（第３図ｆｂｌのｂｏ’）が“１”になるのに同期
して行われる。このようにして処理■によるＳＴＲＲＤ
パルスｂｏ’によってホスト側へ取り込まれた各フラグ
の内容のうち、まず処理■においてＣＭＥフラグの内容
が判断される。しかし、　　ＣＭＥフラグは“θ″のま
まなので（第３図＋ｄｌ）、プログラムは処理■に移り
、従来例と同様にＤｉｏＲＲ／−パルスａＯ（第３図（
ａ））に同期してデータレジスタに対するデータの読み
出しまたは書き込みがおこなれる。処理■が終了したら
、ＲＤＡ／ＴＤＲＡフラグｃｏは０″にもどり（第３図
（Ｃ１）　。

処理■にもどる。以上と同様の動作が、θバイト目から
（Ｎ−１）バイト目までのデータに対して行われる。以
上、０バイト目から（Ｎ−１）バイト目までのデータ処
理に対しては、プログラム上では単に処理■及び■が付
加されたのみであり。

第４図の回路も特別な動作はせず、全体の動作は従来例
と変わらない。ところが、最終バイトであるＮバイト目
のデータ処理になった場合に第４図の回路は特別の動作
をする。まず、Ｎバイト目のデータ処理に対するメモリ
側の準備が完了しコントローラ内の状態表示レジスタの
ＲＤＡ／ＴＤＲＡフラグが“１″になる（第３図（Ｃ１
のＣ）。この時、第４図においてコントローラからの最
終バイト目のデータ処理であることを示すＬＳＴ　ＤＡ
Ｔフラグが既に１”に立ち上がっている。これによって
フリップフロップｌがセ・７トされ、その出力が”１”
と在る。そしてＲＤＡフラグまたはＴＤＲＡフラグの立
ち上がり（第３図（Ｃ１のＣＮ）によってオア回路３及
びアンド回路４がオンとなる。

続いてホスト側のプログラムの処理■によってＳＴＲＲ
Ｄパルスが“１”になる（第３図（ｂ）のｂＮ　）と、
その負論理信号であるＳＴＲＲＤパルスによってフリッ
プフロップ２がセントされ、　　ＳＴＲＩ？Ｉ）パスｂ
Ｎ　の立ち下がり部分に同期してフリップフロップ２の
出力に“１″が現れる。この時、同じ５ＴＲＲＤパルス
ｂＮによってゲー１−７．８．９が開かれ。

コントローラからのＲＤＡフラグ出力、ＴＤＲＡフラグ
出力、及びＣＭＥフラグ出力がホスト側へ出力される。

しかし、この時フリップフロップ２の出力はＳＴＲＲＤ
パルスｂＮ　の立ち下がりに同期して１１１１１となる
ため、オア回路６を介したゲート９の出力は、　ＳｒＩ
２　Ｉ？ＤパルスｂＮでゲート９が開かれた時点ではま
だ“Ｏ″のままである。従って第２図のプログラムにお
いては、処理は■→■→■→■へと移る。そして処理■
によってＳＴＲＲＤパルスが再び“１″になる（第３図
（ｂｌのｂＮ’）と。

今度はフリップフロップ２からの出力が“１”となって
いるため、オア回路６を介してゲート９の出力は“ｌ”
となる。すなわちＣＭＥフラグ−“１”がホスト側へ出
力される。以上のようにして、最終バイトであるＮバイ
ト目のデータ処理に対するＳＴＲＲＤパルスｂＮ（処理
■）によってまずＣＭＥフラグに１”がセットされ１次
の５ＴＩＩ　ＲＤパルスｂＮ′（処理■）によって１”
にセントされたＣＭＥフラグがホスト側へ取り込まれる
（第３図（ｄ））。そして処理■によってＣＭＥフラグ
−“１”が検出され、続く処理■でデータレジスタに対
する読み出しまたは書き込みが行われる。

この時、ホスト側からＤｉｏＲＲ／−パルスａＮ（第３
図（ａ））が出力され、コントローラ内のＲＤＡ／ＴＤ
ＲＡフラグが０”にクリアされると共に（そのための手
段は従来からあるため特には図示しない）、その負論理
信号であるＤｉｏＲＲＤパルス及びＤｉｏＲＷＲパルス
が第４図のアンド回路５に入力し、フリップフロップｌ
及び２をリセットしてＣＭＥフラグ（第３図ｃｄ））が
“θ′に立ち下がる。

なおアンド回路５はＤｉｏＲＲＤまたはＤｉｏＲＷＲパ
ルスを負論理で入力しているためである。そして処理■
が終わったら処理■によってホスト側は即座に命令を終
了することができる（第３図（ａｌのＣＭＮＯＥＮＤで
示された時点）。なお、第２図の処理■は磁気バブルメ
モリに異常が起き、ＣＭＥフラグに“１′が立った場合
に、処理■から処理■に移り。

命令を強制的に終了させる動作をする。また、磁気バブ
ルメモリ本体はＮバイト目の処理が終了した後、コント
ローラからの停止信号によってホスト側とは独立に各磁
気バブル制御動作などを行った後動作を終了し、コント
ローラへ出力しているＢＵＳＹフラグを０”に立ち下げ
る（第３図（ｅ））。

以上が本発明によって高能率のデータの読み出しまたは
書き込み命令を実行した場合の動作であるが１本発明に
よる第４図の回路を用いたまま従来の低能率処理用のソ
フトウェアを用いることも可能である。この場合は、従
来例の項で説明したように、第２図のスイッチＳＷを端
子Ｔｌ側へ接続したプログラムを用いることになる。こ
の場合。

第３図のＳＴＲＲＤパルスはｂｏ’＋　　・・・＋ｂＮ
−ｌ”＋ｂＮ′がなくなり、０バイト目から（Ｎ−１）
バイト目までの処理に対しては、前記したように第４図
の回路は特別な動作は行わない。そしてＮバイト目のデ
ータ処理に対しては、処理■（第２図）でＳＴＲＲＤパ
ルスｂＮが“１″になった時、前記したように第４図の
回路はＣＭＥフラグ＝″１”を出力するが、その出力タ
イミングはやはり前記したようにＳＴＲＲＤパルスｂ８
の立ち下がりに同期しているため、第２図の処理■に続
く処理■ではＣＭＥ−“１”は検出されず、第１図の従
来例の場合と全く同じ動作をする。モしてＢＵＳＹフラ
グが立ち下がりそれに同期してＣＭＥフラグが立ち上が
った時点（第３図（ｄ）　（ｅ）　）で初めて処理■か
ら処理■へ移って命令を終了する。

以上のように本発明において高能率のデータの読み出し
または書き込み命令を実行した場合は。

Ｎバイト目のデータ処理における１回目のＳＴＲＲＤパ
ルスの立ち下がりに同期してＣＭＥフラグを６１′にし
、それを２回目のＳＴＲＲＤパルスで検出するというよ
うにすることによって即座に命令を終了させることがで
き、なおかつそのような方式を用いたことにより本発明
による磁気バブル制御装置を用いたまま、従来の低能率
処理用のソフトウェアも同時に使用することができ、高
いプログラム互換性を持たせることが可能である。

また、コントローラのホストとの間に第４図の回路を挿
入するだけで上記機能を持たせることができ、コントロ
ーラとホストとを接続するコネクタなどに特別な変更を
加える必要もなく、また状態表示レジスタに新たなフラ
グを付加する必要もないという点が本発明の大きな特徴
であり、コスト的にも低く抑えることが可能である。

（７）　発明の効果本発明によれば、最終バイトのデータ処理の終了後ただ
ちに命令を終了させることができ、それによってホスト
側の処理効率が大幅に向上させることが可能となる。

また９本発明においては従来め低能率の処理のためのソ
フトウェアもそのまま用いることができ。

従来プログラムとの互換性が高い。

加えて、ホスト側がコントローラから取り込む各フラグ
は従来と同一のものを用いるため、ホスト側の改良を行
う必要がなく、コストを低く抑えることができる。

【図面の簡単な説明】

第１図は従来の磁気バブルメモリ制御装置のタイミング
チャート第２図は従来及び本発明による磁気バブルメモ
リ制御装置のフローチャート第３図は本発明による磁気
バブルメモリ制御装置のタイミングチャート、第４図は
本発明による磁気バブルメモリ制御装置の回路構成図で
ある。１．２・・・フリップフロップ１．　　　３゜６・・・
オア回路、４，５・・・アンド回路、　　　　７，８．
９・・・ゲート。

Claims

【特許請求の範囲】

磁気バブルメモリに対してデータの読み出しまたは書き
込みを行うために該データを一時的にバッファリングす
るデータレジスタと、前記データの読み出しまたは書き
込みのための命令を与えるための命令レジスタと、前記
データの読み出しの許可を与える読み出し許可フラグ、
前記データの書き込みの許可を与える書き込み許可フラ
グ、及び前記命令の実行の終了を示す命令終了フラグを
含む状態表示レジスタとを有する磁気バブル制御装置に
おいて、前記データの読み出しまたは書き込みは一定の
データ長を一単位として行われ、最終単位のデータの読
み出しまたは書き込みのための前記読み出し許可フラグ
または書き込み許可フラグが読み出しまたは書き込み許
可状態を示した後、前記状態表示レジスタの内容を一度
読み出した後から、前記最終単位のデータの読み出しま
たは書き込みが終了するまでの期間、前記命令終了フラ
グが命令終了状態を示すような命令終了フラグ作成手段
を有することを特徴とする磁気バブル制御装置。