JPS6138466A - 水平ラスタ走査式ブラウン管波形表示装置 - Google Patents
水平ラスタ走査式ブラウン管波形表示装置Info
- Publication number
- JPS6138466A JPS6138466A JP15716184A JP15716184A JPS6138466A JP S6138466 A JPS6138466 A JP S6138466A JP 15716184 A JP15716184 A JP 15716184A JP 15716184 A JP15716184 A JP 15716184A JP S6138466 A JPS6138466 A JP S6138466A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- address
- circuit
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、水平ラスタ走査によるアナログ波形表示を行
うプラウ管と、バッファメモリからその垂直走査ごとに
ブラウン管の縦方向振幅に相当する表示データを転送さ
れる表示用メモリとを備え、このメモリに対して管面で
垂直方向にシフトしつつ水平ラスタ走査を行うごとに全
アドレスの読出しを行い、各アドレスの表示データと水
平ラスタとの交差位置にドツト表示を行うようになった
水平ラスタ走査式ブラウン管波形表示装置に関するもの
である。
うプラウ管と、バッファメモリからその垂直走査ごとに
ブラウン管の縦方向振幅に相当する表示データを転送さ
れる表示用メモリとを備え、このメモリに対して管面で
垂直方向にシフトしつつ水平ラスタ走査を行うごとに全
アドレスの読出しを行い、各アドレスの表示データと水
平ラスタとの交差位置にドツト表示を行うようになった
水平ラスタ走査式ブラウン管波形表示装置に関するもの
である。
〔従来の技術と発明が解決しようとする問題点〕この種
の装置では管面に表示されるドツトａが少ない場合には
アナログ波形が階段状に表示されることがあり、その数
は多い方が望ましいが、使用するブラウン管回路素子、
表示用メモリの°応答速度等により制約を受ける。この
ため、表示用メモリから読出したデータをアナログ信号
に変換し、スムージングした後にアナログのコンパレー
タを通してドツト表示する方法が周知であるが。
の装置では管面に表示されるドツトａが少ない場合には
アナログ波形が階段状に表示されることがあり、その数
は多い方が望ましいが、使用するブラウン管回路素子、
表示用メモリの°応答速度等により制約を受ける。この
ため、表示用メモリから読出したデータをアナログ信号
に変換し、スムージングした後にアナログのコンパレー
タを通してドツト表示する方法が周知であるが。
スパイク状の波形ではデータのサンプリングにピークを
とらえてもスムージングによりその振幅が小さく表示さ
れる。その外、隣りのアドレスとの表示データ間にドツ
トを補間するように各アト。
とらえてもスムージングによりその振幅が小さく表示さ
れる。その外、隣りのアドレスとの表示データ間にドツ
トを補間するように各アト。
レスについて複数のドツト表示を行なう方法も周知であ
るが、各アドレス間の途中位置にはドツト表示が行われ
ないために、元のアナログ波形に対応した滑めらかな補
間を行なうには限界があった。
るが、各アドレス間の途中位置にはドツト表示が行われ
ないために、元のアナログ波形に対応した滑めらかな補
間を行なうには限界があった。
よって本発明は、アドレス間の途中位置でドツト補間を
行い波形の再現性を改善し得る水平ラスタ走査式ブラウ
ン管波形表示装置を提供することを目的とする。
行い波形の再現性を改善し得る水平ラスタ走査式ブラウ
ン管波形表示装置を提供することを目的とする。
本発明は、この目的を達成するために冒頭の波形表示装
置を第１図（ａ）に示すように、水平ラスタ走査により
波形表示を行うブラウン管ｌと、ディンタル化されたア
ナログ入力波形信号をストアするバッファメモリ２と、
このメモリからデータを転送される表示用メモリ３と、
このメモリの全アドレス数に対応した数のクロックパル
スの入力ごとに水平同期パルスを発生する回路４ｂ及び
所定数の水平回期ハルスの発生ごとに垂直同期パルスを
発生する回路４ａを含み、水平ラスタ走査ごとに全アド
レスの読出しを行わせ、かつ垂直走査ごとに前記転送を
行わせる制御回路４と、水平同期パルスを計数し、かつ
垂直走査ごとにリセットされるカウンタ５と１表示用メ
モリ３に対して読出しを行うことにより順に発生される
アドレスＮの表示データを逐次保持する第１のラッチ回
路６と、■アドレス前のアドレスＮ−１の表示データを
保持する第２のラッチ回路７と、これらの第１及び第２
のラッチ回路の出力表示データ間をＺ分割するためにア
ドレスＮからＮ−１の表示データに向う２−１個の分割
点をＤ昌り、 ・・・ＤＺ−１をそれぞれ計算するＺ
−１個の分割点計算回路８１ 〜８ｚ−Ｉ愈■と、各水
平ラスタ走査ごとにカウンタ５の計数値ｎとラッチ回路
６．７の出力表示データとをそれぞれ比較するコンパレ
ータ９と、このコンパレータの出力データを入力として
アドレスＮ及びＮ−１の表示データ間に相当する計数値
ｎが発生するごとにドツト表示信号を発生し、この信号
のうちアドレスＮの表示データに一致したときのドット
表示信号を相対的に時間Ｔだけ他のドツト表示信号から
遅延させるドツト表示信号発生回路ｌＯと、計数値ｎと
各分割点とをそれぞれ比較するＺ−１個のコンパレータ
１１＋ ＝ｌｌｚ−１と、これらのコンパレータの出力
データ及びコンパレータ９の出力データをそれぞれ入力
として計数値ｎが所属の分割点に対してアドレスＮの表
示データ側に在るか否かを判断するＺ−１個の計数値判
断回路１２．〜１２ｚ−＋ と、前記ドツト表示信号
をＴ／Ｚずつ遅延時間の大きくなる遅延時間を有するＺ
−１個から成り、かつ分割点Ｉｈ−１・・・ＤＺ、 ［
１，に対応する遅延回路＋３．〜１３２−／ を備え、
計数値判断回路の出力データを入力として計数値ｎをア
ドレスＮの表示データ側に位置させる分割点Ｄ１．Ｄ２
、・・・ＤＺ−１のうち最も前記表示データに近い分割
点に対応する遅延回路を通して又はかかる分割点の存在
しない場合には前記遅延回路を経由せずにドツト表示信
号を出力するドツト表示信号出力回路１３とより構成し
た。
置を第１図（ａ）に示すように、水平ラスタ走査により
波形表示を行うブラウン管ｌと、ディンタル化されたア
ナログ入力波形信号をストアするバッファメモリ２と、
このメモリからデータを転送される表示用メモリ３と、
このメモリの全アドレス数に対応した数のクロックパル
スの入力ごとに水平同期パルスを発生する回路４ｂ及び
所定数の水平回期ハルスの発生ごとに垂直同期パルスを
発生する回路４ａを含み、水平ラスタ走査ごとに全アド
レスの読出しを行わせ、かつ垂直走査ごとに前記転送を
行わせる制御回路４と、水平同期パルスを計数し、かつ
垂直走査ごとにリセットされるカウンタ５と１表示用メ
モリ３に対して読出しを行うことにより順に発生される
アドレスＮの表示データを逐次保持する第１のラッチ回
路６と、■アドレス前のアドレスＮ−１の表示データを
保持する第２のラッチ回路７と、これらの第１及び第２
のラッチ回路の出力表示データ間をＺ分割するためにア
ドレスＮからＮ−１の表示データに向う２−１個の分割
点をＤ昌り、 ・・・ＤＺ−１をそれぞれ計算するＺ
−１個の分割点計算回路８１ 〜８ｚ−Ｉ愈■と、各水
平ラスタ走査ごとにカウンタ５の計数値ｎとラッチ回路
６．７の出力表示データとをそれぞれ比較するコンパレ
ータ９と、このコンパレータの出力データを入力として
アドレスＮ及びＮ−１の表示データ間に相当する計数値
ｎが発生するごとにドツト表示信号を発生し、この信号
のうちアドレスＮの表示データに一致したときのドット
表示信号を相対的に時間Ｔだけ他のドツト表示信号から
遅延させるドツト表示信号発生回路ｌＯと、計数値ｎと
各分割点とをそれぞれ比較するＺ−１個のコンパレータ
１１＋ ＝ｌｌｚ−１と、これらのコンパレータの出力
データ及びコンパレータ９の出力データをそれぞれ入力
として計数値ｎが所属の分割点に対してアドレスＮの表
示データ側に在るか否かを判断するＺ−１個の計数値判
断回路１２．〜１２ｚ−＋ と、前記ドツト表示信号
をＴ／Ｚずつ遅延時間の大きくなる遅延時間を有するＺ
−１個から成り、かつ分割点Ｉｈ−１・・・ＤＺ、 ［
１，に対応する遅延回路＋３．〜１３２−／ を備え、
計数値判断回路の出力データを入力として計数値ｎをア
ドレスＮの表示データ側に位置させる分割点Ｄ１．Ｄ２
、・・・ＤＺ−１のうち最も前記表示データに近い分割
点に対応する遅延回路を通して又はかかる分割点の存在
しない場合には前記遅延回路を経由せずにドツト表示信
号を出力するドツト表示信号出力回路１３とより構成し
た。
第１図（ｂ）を参照して説明する。
垂直走査ごとにバッファメモリ２から表示用メモリ３へ
転送されてきた表示用データは、ブラウン管ｌの一方の
ブラウン管端面から他方の端面へ向かう各水平ラスタ走
査に同期して読出される。
転送されてきた表示用データは、ブラウン管ｌの一方の
ブラウン管端面から他方の端面へ向かう各水平ラスタ走
査に同期して読出される。
したがって第１及び第２のラッチ回路６．７には逐次ア
ドレスＮ及びＮ−１の表示データが更新されつつラッ′
チされる。またカウンタ５は垂直走査ごとにリセットさ
れて、水平ラスタ走査線の数ｎを計数する。コンパレー
タ９はアドレスＮ、Ｎ−１の表示データとカウンタ５の
計数値ｎとを比較し、これらの表示データ間のデータ値
に相当する計数値ｎが発生するごとにコンパレータ出力
データＢ、Ｃ；、Ｄ、・・・Ｘを発生すると共にアドレ
スＮの表示データに一致する計数値ｎが入力した場合に
はそれを意味するコンパレータ出力データＡ（表示デー
タ）を発生する。ドツト表示信号発生回路１０は、この
一致する計数値ｎの発生時には一致しない計数値ｎの発
生時のものＢ、Ｇ、Ｄ、・・・Ｘに対して相対的に所定
時間Ｔだけ遅延したドツト表示信号Ａｄを発生する。第
１図（ｂ）では全てのドツト表示信号が個有の〃延時間
ｔを伴うものとして示す。この間分割点計算回路８．
、８２・・・ｇ ｚ −１は分ｉ’ｊ１点０７．０２
・＝ＤＺ−７を計算し、コンパレータ１１．。
ドレスＮ及びＮ−１の表示データが更新されつつラッ′
チされる。またカウンタ５は垂直走査ごとにリセットさ
れて、水平ラスタ走査線の数ｎを計数する。コンパレー
タ９はアドレスＮ、Ｎ−１の表示データとカウンタ５の
計数値ｎとを比較し、これらの表示データ間のデータ値
に相当する計数値ｎが発生するごとにコンパレータ出力
データＢ、Ｃ；、Ｄ、・・・Ｘを発生すると共にアドレ
スＮの表示データに一致する計数値ｎが入力した場合に
はそれを意味するコンパレータ出力データＡ（表示デー
タ）を発生する。ドツト表示信号発生回路１０は、この
一致する計数値ｎの発生時には一致しない計数値ｎの発
生時のものＢ、Ｇ、Ｄ、・・・Ｘに対して相対的に所定
時間Ｔだけ遅延したドツト表示信号Ａｄを発生する。第
１図（ｂ）では全てのドツト表示信号が個有の〃延時間
ｔを伴うものとして示す。この間分割点計算回路８．
、８２・・・ｇ ｚ −１は分ｉ’ｊ１点０７．０２
・＝ＤＺ−７を計算し、コンパレータ１１．。
１１２・・・ｌ１ｚ−ｔ は所属の分割点データと計
数値ｎとを比較して１分割点に対する計数値ｎの大小を
表わすデータを出力する。計数値判断回路１２．．１２
□。
数値ｎとを比較して１分割点に対する計数値ｎの大小を
表わすデータを出力する。計数値判断回路１２．．１２
□。
・・弓２？−７は、コンパレータ９及び所属のコンパレ
ータ１１．．１１２．・・・１１．−、の出力データを
それぞれ入力として、それぞれの分割点とアドレスＮの
表示データ／ＩＪｌにコンパレータ出力データＢ、Ｃ，
Ｄ・・・Ｘが在るか否かを判断する。！！延回路１３は
、コンパレータ出力データＢ、Ｇ、Ｄ・・・Ｘをアドレ
スＮの表示データＡとの間に位置させる分割点のうち最
も表示データＡに近い分割点を判断してドツト表示信号
を対応する遅延回路１３．又は１３２・・・又は１３二
〜ｌを経由させて出力させる。即ち水平ラスタ走査線Ｈ
，が発生すると、その計数値ｎはアドレスＮの表示デー
タＡと一致するためにそのドツト表示信号Ａｄは相対的
に時間Ｔ（絶対的にはＴ＋ｔ）だけ遅延して出力される
。水平ラスタ走査線Ｈ２のコンパレータ出力データＢは
、全ての分割点に対して表示データＡ側に在るがこれに
一番近いのは分割点り、であり、対応する遅延回路１３
．が選択されて＜２−１）／Ｚ−Ｔ＋ｔだけ遅延されて
ドツト表示信号Ｂｄとして出力される。同様にコンパレ
ータ出力データＧ、Ｄについては（Ｚ−２）／ＺＩＩＴ
＋ｔ 。
ータ１１．．１１２．・・・１１．−、の出力データを
それぞれ入力として、それぞれの分割点とアドレスＮの
表示データ／ＩＪｌにコンパレータ出力データＢ、Ｃ，
Ｄ・・・Ｘが在るか否かを判断する。！！延回路１３は
、コンパレータ出力データＢ、Ｇ、Ｄ・・・Ｘをアドレ
スＮの表示データＡとの間に位置させる分割点のうち最
も表示データＡに近い分割点を判断してドツト表示信号
を対応する遅延回路１３．又は１３２・・・又は１３二
〜ｌを経由させて出力させる。即ち水平ラスタ走査線Ｈ
，が発生すると、その計数値ｎはアドレスＮの表示デー
タＡと一致するためにそのドツト表示信号Ａｄは相対的
に時間Ｔ（絶対的にはＴ＋ｔ）だけ遅延して出力される
。水平ラスタ走査線Ｈ２のコンパレータ出力データＢは
、全ての分割点に対して表示データＡ側に在るがこれに
一番近いのは分割点り、であり、対応する遅延回路１３
．が選択されて＜２−１）／Ｚ−Ｔ＋ｔだけ遅延されて
ドツト表示信号Ｂｄとして出力される。同様にコンパレ
ータ出力データＧ、Ｄについては（Ｚ−２）／ＺＩＩＴ
＋ｔ 。
（Ｚ−３）／Ｚ−Ｔ＋ｔだけ遅速して出力される。コン
パレータ出力データＸについてはこれを表示データＡ側
に位置させる分割点が存在しないために遅延回路１３／
〜１３ｚ−、を経由することなく、固有の遅延時間ｔの
みを伴ってドツト表示信号Ｘｄとなる。
パレータ出力データＸについてはこれを表示データＡ側
に位置させる分割点が存在しないために遅延回路１３／
〜１３ｚ−、を経由することなく、固有の遅延時間ｔの
みを伴ってドツト表示信号Ｘｄとなる。
第２図（ａ）は、アドレスＮ及びＮ−１の表示データ間
を２分割して傾斜的に補間し、アドレスＮの表示データ
に一致するドツト表示信号を丁度水平ラスタ走査の１ア
ドレスクロック時間Ｔだけ遅延させる場合の実施例を示
す、同図において第１図（ａ）におけるものと同一符号
は、同一部分を示す。そしてコンパレータ１９ａ及び１
９ｂはコンパレータ９に機能的に対応し、それぞれ下記
の論理判断結果に基〈データ出力ａ、ｂ及びｃ、ｄ、ｅ
を出力する。
を２分割して傾斜的に補間し、アドレスＮの表示データ
に一致するドツト表示信号を丁度水平ラスタ走査の１ア
ドレスクロック時間Ｔだけ遅延させる場合の実施例を示
す、同図において第１図（ａ）におけるものと同一符号
は、同一部分を示す。そしてコンパレータ１９ａ及び１
９ｂはコンパレータ９に機能的に対応し、それぞれ下記
の論理判断結果に基〈データ出力ａ、ｂ及びｃ、ｄ、ｅ
を出力する。
ａ：ｎ＞ＮのときＩＩ Ｉ ＩＩ
ｂ：ｎ＜Ｈのとき“ｌ ”
ｃ：ｎ＞Ｎ−１のとき“ｌ ”
ｄ：ｎ＜Ｎ−１のとき°“１″
ｅ：ｎ＝Ｎ−１のとき°“１′′
ここで、ＮニアドレスＮの表示データ。
ｎ：計数ｆｆＪ ｎ
分割点計算回路１８はアドレスＮ及びＮ−１の表示デー
タの最点を計算する。ドツト表示信号発生回路２０は次
の論理演算結果Ｙをドツト表示信号として出力する。
タの最点を計算する。ドツト表示信号発生回路２０は次
の論理演算結果Ｙをドツト表示信号として出力する。
Ｙ ＝ ａｄ＋ ｂｃ＋ ｅ
コンパレータ２１は次の比較結果に基ずくデータ出力ｆ
を出力する。
を出力する。
ｆ ： ｎ＞ （ｒ’ｒ＋ （Ｎ−１））／２のとき“
１”。
１”。
排他論理和回路２２はデータ出力す、ｒを入力として計
数値判断回路１２の機能を果す。
数値判断回路１２の機能を果す。
ドツト表示信号出力回路２３は、Ｔ／２（Ｔ ：前述の
如く水平ラスタ走査りロック間隔）のｄ延回路２３ａと
、排他論理和回路２２の出力データｇが°°Ｏ°。
如く水平ラスタ走査りロック間隔）のｄ延回路２３ａと
、排他論理和回路２２の出力データｇが°°Ｏ°。
のときドツト表示信号となる出力データＹを遅延回路２
３ａ側へ供給するスイッチ２３ｂと、Ｔ／２遅延又は遅
延しない出力データＹをドツト表示信号りとして出力さ
せるオアゲート２３Ｃとより構成されている。
３ａ側へ供給するスイッチ２３ｂと、Ｔ／２遅延又は遅
延しない出力データＹをドツト表示信号りとして出力さ
せるオアゲート２３Ｃとより構成されている。
動作は次の通りである。
７５２図（ｂ）はアナログ入力信号が三角波である場合
の各部回路波形及びドツト表示信号を示す。
の各部回路波形及びドツト表示信号を示す。
例えば水平ラスタＨと一致する２番地の表示゛データＡ
はｌアドレスクロフッ間隔Ｔだけ遅延して同じ時間幅Ｔ
のドツト表示信号Ａｔ１となる。水平ラスタＲによる２
番地のコンパレータ出力データＢは局分割点（コンパレ
ータ出力データＣと一致）の表示データＡ側に在るため
にＴ／２だけ遅延してドツト表示信号Ｂｄとなり、５番
地のコンパレータ出力データＤは局分割の表示データＡ
側と反対側に在るためにそのままドツト表示信号となる
。水平ラスタＨと一致する２番地及び５番地の局分割点
のコンパレータ出力データＣは立上がり領域である２番
地ではＴ／２遅延してドツト表示信号Ｃｄとして、立下
り領域である５番地では遅延せずにド、ト表示信号とな
る。水平ラスタＨに対しては２番地のコンパレータ出力
データＤは局分割点のアドレス表示データＡと反対側に
在るために遅延せず、５番地ではアドレス表示データＡ
側に在るために局遅延したドツト表示信号Ｂｄとなる。
はｌアドレスクロフッ間隔Ｔだけ遅延して同じ時間幅Ｔ
のドツト表示信号Ａｔ１となる。水平ラスタＲによる２
番地のコンパレータ出力データＢは局分割点（コンパレ
ータ出力データＣと一致）の表示データＡ側に在るため
にＴ／２だけ遅延してドツト表示信号Ｂｄとなり、５番
地のコンパレータ出力データＤは局分割の表示データＡ
側と反対側に在るためにそのままドツト表示信号となる
。水平ラスタＨと一致する２番地及び５番地の局分割点
のコンパレータ出力データＣは立上がり領域である２番
地ではＴ／２遅延してドツト表示信号Ｃｄとして、立下
り領域である５番地では遅延せずにド、ト表示信号とな
る。水平ラスタＨに対しては２番地のコンパレータ出力
データＤは局分割点のアドレス表示データＡと反対側に
在るために遅延せず、５番地ではアドレス表示データＡ
側に在るために局遅延したドツト表示信号Ｂｄとなる。
第２図（Ｃ）はアナログ入力波形が矩形波の場合である
。１番地において表示データＡはＴだけ、分割点りを含
めてその表示データＡ側のドツト表示データはＴ／２だ
け遅延している。また分割点りの反表示データ側では遅
延していない、波形頂部では２番地及び３番地にも表示
データが在るために′ＩＭ続したドツト表示信号が生じ
る。４番地では分割点りを含めて反表示データ側では８
延せず、表示データＡ側ではＴ／２遅延している。
。１番地において表示データＡはＴだけ、分割点りを含
めてその表示データＡ側のドツト表示データはＴ／２だ
け遅延している。また分割点りの反表示データ側では遅
延していない、波形頂部では２番地及び３番地にも表示
データが在るために′ＩＭ続したドツト表示信号が生じ
る。４番地では分割点りを含めて反表示データ側では８
延せず、表示データＡ側ではＴ／２遅延している。
尚、波形表示をより滑らかにするために、第２図の実施
例に即して分割点を増加させる場合５分割点計算回路１
８、コンパレータ２１．排他論理和回路２２、遅延回路
２３ａを分割点の数だけ並置し、ドツト表示信号出力回
路２３は、ｇ＝Ｑになる排他論理和回路２２の個数を計
算することによりその計数値に対応した所要の遅延時間
の遅延回路２３ａを選釈するように構成する。
例に即して分割点を増加させる場合５分割点計算回路１
８、コンパレータ２１．排他論理和回路２２、遅延回路
２３ａを分割点の数だけ並置し、ドツト表示信号出力回
路２３は、ｇ＝Ｑになる排他論理和回路２２の個数を計
算することによりその計数値に対応した所要の遅延時間
の遅延回路２３ａを選釈するように構成する。
以上、本発明によれば表示用メモリの水平ラスタ走査に
同期して読出されるアドレスＮ−１及びＮの表示データ
間に現われるドツト表示信号を、アトし・スＮ−１のド
ツト表示位置から水平走査クロック間隔Ｔだけ遅延する
アドレスＮのドツト表示位置間において遅延回路を通し
て途中位置に表示させることにより、次のアドレス表示
位置間でもドツト表示が回部になる。これにより、アド
レスＮ−１のドツト表示位置から１Ｉ１４してアドレス
Ｎのドツト表示位置に向かう原波形に即した滑らかな波
形表示ができる。また、全てディジタル信号で処理して
いるためにスパイク状の波形であっても振幅が損なわれ
ることはない。
同期して読出されるアドレスＮ−１及びＮの表示データ
間に現われるドツト表示信号を、アトし・スＮ−１のド
ツト表示位置から水平走査クロック間隔Ｔだけ遅延する
アドレスＮのドツト表示位置間において遅延回路を通し
て途中位置に表示させることにより、次のアドレス表示
位置間でもドツト表示が回部になる。これにより、アド
レスＮ−１のドツト表示位置から１Ｉ１４してアドレス
Ｎのドツト表示位置に向かう原波形に即した滑らかな波
形表示ができる。また、全てディジタル信号で処理して
いるためにスパイク状の波形であっても振幅が損なわれ
ることはない。
第１図（ａ）は本発明の基本原理による回路構成及び第
１図（ｂ）はその動作説明図、第２図（ａ）は本発明の
実施例による回路構成、第２図（ｂ）及び（ｃ）はその
動作説明図である。
１図（ｂ）はその動作説明図、第２図（ａ）は本発明の
実施例による回路構成、第２図（ｂ）及び（ｃ）はその
動作説明図である。
Claims (1)
- 水平及び垂直同期パルスを供給されて水平ラスタ走査に
より波形表示を行うブラウン管と、ディジタル化された
アナログ入力信号をストアするバッファメモリと、この
メモリからデータを転送される表示用メモリと、このメ
モリの全アドレス数に対応した数のクロックパルスの入
力ごとに前記水平同期パルスを発生する水平同期パルス
発生回路及び所定数の水平同期パルスの発生ごとに前記
垂直同期パルスを発生する垂直同期パルス発生回路を含
み、前記水平ラスタ走査ごとに前記表示用メモリの全ア
ドレスの読出しを行わせ、かつ垂直走査ごとに前記転送
を行わせる制御回路と、前記水平同期パルスを計数し、
かつ垂直走査ごとにリセットされるカウンタと、前記表
示用メモリに対して前記読出しを行うことにより順に発
生されるアドレスＮの表示データを逐次保持する第１の
ラッチ回路と、１アドレス前のアドレスＮ−１の表示デ
ータを保持する第２のラッチ回路と、前記第１及び第２
のラッチ回路の出力表示データ間をＺ分割するためにア
ドレスＮからＮ−１の表示データに向かうＺ−１個の分
割点をＤ＿１、Ｄ＿２・・・Ｄ＿Ｚ＿−＿１をそれぞれ
計算するＺ−１個の分割点計算回路と、各水平ラスタ走
査ごとに前記カウンタの計数値ｎと第１及び第２のラッ
チ回路の出力表示データとをそれぞれ比較するコンパレ
ータと、このコンパレータの出力データを入力としてア
ドレスＮ及びＮ−１の表示データ間に相当する計数値ｎ
が発生するごとにドット表示信号を発生し、この信号の
うちアドレスＮの表示データに一致したときのドット表
示信号は相対的に時間Ｔ（Ｔ：前記クロックパルス間隔
）だけ他のドット表示信号から遅延させるドット表示信
号発生回路と、計数値ｎと前記各分割点とをそれぞれ比
較するＺ−１個のコンパレータと、これらのコンパレー
タの出力データ及び前記ラッチ回路に後続する前記コン
パレータの出力データをそれぞれ入力として計数値ｎが
所属の分割点に対してアドレスＮの表示データ側に在る
か否かを判断するＺ−１個の計数値判断回路と、前記ド
ット表示信号をＴ／Ｚづつ遅延時間の大きくなる遅延時
間を有するＺ−１個から成り、かつ分割点Ｄ＿Ｚ＿−＿
１・・・Ｄ＿２、Ｄ＿１に対応する遅延回路を備え、前
記Ｚ−１個の計数値判断回路の出力データを入力として
計数値ｎをアドレスＮの表示データ側に位置させる分割
点Ｄ＿１、Ｄ＿２、・・・Ｄ＿Ｚ＿−＿１のうち最も前
記表示データに近い前記分割点に対応する前記遅延回路
を通して又はかかる分割点の存在しない場合には前記遅
延回路を経由せずに前記ドット表示信号を出力するドッ
ト表示信号出力回路とを備えて成り、このドット表示信
号が前記ブラウン管に供給されることを特徴とする水平
ラスタ走査式ブラウン管波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15716184A JPS6138466A (ja) | 1984-07-30 | 1984-07-30 | 水平ラスタ走査式ブラウン管波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15716184A JPS6138466A (ja) | 1984-07-30 | 1984-07-30 | 水平ラスタ走査式ブラウン管波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6138466A true JPS6138466A (ja) | 1986-02-24 |
| JPS641745B2 JPS641745B2 (ja) | 1989-01-12 |
Family
ID=15643515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15716184A Granted JPS6138466A (ja) | 1984-07-30 | 1984-07-30 | 水平ラスタ走査式ブラウン管波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6138466A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116756A (ja) * | 1988-10-27 | 1990-05-01 | Yokogawa Electric Corp | 波形表示装置 |
| US5112380A (en) * | 1989-04-10 | 1992-05-12 | Kyowa Hakko Kogyo Co., Ltd. | Preservative for plants comprising alkenylphosphonic acids and, optionally, dipicolinic acid |
| US5171351A (en) * | 1989-04-10 | 1992-12-15 | Kyowa Hakko Kogyo Co. | Preservative for plants comprising epoxy compounds |
-
1984
- 1984-07-30 JP JP15716184A patent/JPS6138466A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116756A (ja) * | 1988-10-27 | 1990-05-01 | Yokogawa Electric Corp | 波形表示装置 |
| US5112380A (en) * | 1989-04-10 | 1992-05-12 | Kyowa Hakko Kogyo Co., Ltd. | Preservative for plants comprising alkenylphosphonic acids and, optionally, dipicolinic acid |
| US5171351A (en) * | 1989-04-10 | 1992-12-15 | Kyowa Hakko Kogyo Co. | Preservative for plants comprising epoxy compounds |
| US5298478A (en) * | 1989-04-10 | 1994-03-29 | Kyowa Hakko Kagyo Co. | Preservative for plants comprising dipicolinic acid |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641745B2 (ja) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548648B2 (ja) | ||
| JPS6138466A (ja) | 水平ラスタ走査式ブラウン管波形表示装置 | |
| JPS626387B2 (ja) | ||
| JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
| SU1259217A1 (ru) | Цифровой интерпол тор | |
| JPH01213575A (ja) | 記憶空間を節約するように信号曲線データを記憶するための方法および回路 | |
| JP3501923B2 (ja) | 半導体試験装置用タイミング発生器 | |
| JPH04105070A (ja) | デジタルストレージオシロスコープ | |
| SU715567A1 (ru) | Устройство дл отображени графической информации | |
| SU546832A1 (ru) | Устройство дл нахождени координаты середины отрезка | |
| JPS6230296A (ja) | ドット表示デ−タの輝度補間方法 | |
| JPS6126272B2 (ja) | ||
| JP2621260B2 (ja) | 画像の拡大縮小装置 | |
| SU826410A1 (ru) | Устройство для считывания графической информации с экрана осциллографа 1 | |
| JPH01204526A (ja) | 量子化ノイズの抑制方法および回路 | |
| JP2884589B2 (ja) | 画像出力装置 | |
| SU734760A2 (ru) | Устройство дл отображени системы координат на экране электронно-лучевой трубки | |
| JP3471191B2 (ja) | 波形記憶表示方法および装置 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JP2555134B2 (ja) | ビデオレート投影算出回路 | |
| JPH0491592A (ja) | デジタルコンバーゼンス回路 | |
| JPH0247779A (ja) | 画像処理プロセッサ | |
| JPH08340516A (ja) | 画像表示装置 | |
| JPH02187872A (ja) | 画像処理装置 | |
| JPS5927370A (ja) | グラフ作成回路 |