JPS6137787B2 - - Google Patents
Info
- Publication number
- JPS6137787B2 JPS6137787B2 JP55166295A JP16629580A JPS6137787B2 JP S6137787 B2 JPS6137787 B2 JP S6137787B2 JP 55166295 A JP55166295 A JP 55166295A JP 16629580 A JP16629580 A JP 16629580A JP S6137787 B2 JPS6137787 B2 JP S6137787B2
- Authority
- JP
- Japan
- Prior art keywords
- thallium
- compound
- semiconductor
- silicone
- alpha rays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係わり、特にα線による
半導体装置のソフトエラーを阻止するための構造
を有す半導体装置に関する。
半導体装置のソフトエラーを阻止するための構造
を有す半導体装置に関する。
半導体装置、中でも超LSIのように微細加工を
施した半導体装置はメモリを例にとると年率２倍
の割合でその微細度が進展している。一方、半導
体装置を封止しているパツケージあるいはモール
ド材料中に、微量だが含まれている放射性元素の
自然崩壊で放出されるα線により、半導体メモリ
が誤動作を起す。いわゆるα線によるソフトエラ
ーの問題は、前記微細加工化が進み、電源電圧が
下がれば下がる程大きな問題となつて来ることは
よく知られている。現在この種のソフトエラー
は、ダイナミツク・ランダム・アクセス・メモリ
やCCDメモリに顕著に現われているが、スタテ
イツク・メモリでも同様に起る可能性がある。更
に又、将来の超LSIではメモリのみでなくロジツ
ク回路素子でも問題になると予測されている。そ
こで高密度化を実現するためには何らかのソフト
エラー率低減対策が必要となる。
施した半導体装置はメモリを例にとると年率２倍
の割合でその微細度が進展している。一方、半導
体装置を封止しているパツケージあるいはモール
ド材料中に、微量だが含まれている放射性元素の
自然崩壊で放出されるα線により、半導体メモリ
が誤動作を起す。いわゆるα線によるソフトエラ
ーの問題は、前記微細加工化が進み、電源電圧が
下がれば下がる程大きな問題となつて来ることは
よく知られている。現在この種のソフトエラー
は、ダイナミツク・ランダム・アクセス・メモリ
やCCDメモリに顕著に現われているが、スタテ
イツク・メモリでも同様に起る可能性がある。更
に又、将来の超LSIではメモリのみでなくロジツ
ク回路素子でも問題になると予測されている。そ
こで高密度化を実現するためには何らかのソフト
エラー率低減対策が必要となる。
従来この種のソフトエラー率低減方策として
は、例えばα線を放出する放射性元素の含有率の
少ない材料を用いるとか、あるいは半導体個片表
面を例えばポリイミド系の有機高分子で覆うと
か、その他、デバイス面あるいは回路面での対策
が検討されている。
は、例えばα線を放出する放射性元素の含有率の
少ない材料を用いるとか、あるいは半導体個片表
面を例えばポリイミド系の有機高分子で覆うと
か、その他、デバイス面あるいは回路面での対策
が検討されている。
本発明の目的はこの種のソフトエラー率を低減
するための一方策を提供せんとするものである。
するための一方策を提供せんとするものである。
本発明はタリウムの化合物を含む物質を半導体
個片に付着せしめ、セラミツクあるいはガラスケ
ースに封止する構造を特徴とする。
個片に付着せしめ、セラミツクあるいはガラスケ
ースに封止する構造を特徴とする。
本発明はあるいは又、タリウムの化合物を含む
物質を半導体個片上に付着させその上をモールド
樹脂で封止した構造を特徴とする。
物質を半導体個片上に付着させその上をモールド
樹脂で封止した構造を特徴とする。
更に又、本発明はタリウムの化合物をモールド
材料に含有せしめ、該モールド材料で半導体個片
を封止した構造を特徴とする。
材料に含有せしめ、該モールド材料で半導体個片
を封止した構造を特徴とする。
本発明の原理はタリウムはα崩壊をしない核
種であるという公知の事実と、タリウムをそれ
ぞれ化合物の形として半導体個片上に付着せしめ
る方が均一にタリウム原子を分布させた保護層を
形成し得るという知見とに基づくものである。
種であるという公知の事実と、タリウムをそれ
ぞれ化合物の形として半導体個片上に付着せしめ
る方が均一にタリウム原子を分布させた保護層を
形成し得るという知見とに基づくものである。
本発明により、タリウム原子が片寄つたり不均
一な分布をすることなく、均一にタリウムを分布
させた保護層を構成することが可能となる。
一な分布をすることなく、均一にタリウムを分布
させた保護層を構成することが可能となる。
次に本発明の実施例を図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を説明するため
の断面図である。先ず例えばシリコンウエハ１１
にて通常の如く二酸化シリコン膜１２を形成し、
又素子部にpn接合１３を形成して、更に電極配
線１４を施し、その上に絶縁保護膜１５を付けた
ものを用意する。
の断面図である。先ず例えばシリコンウエハ１１
にて通常の如く二酸化シリコン膜１２を形成し、
又素子部にpn接合１３を形成して、更に電極配
線１４を施し、その上に絶縁保護膜１５を付けた
ものを用意する。
次いでその上に例えばギ酸タリウムを水に溶か
し、シリカゲルとよく混合させて得た液を塗布す
る。ギ酸タリウムは水によく溶けるタリウムの化
合物であり、シリカゲルは化学式がSiO2・nH2O
と書けるもので両者は片寄ることなく水に均一に
よく溶け合うものである。粉末の金属タリウムを
混入させるのと異なり、この方法では均一なタリ
ウムを含む液が得られる。そのタリウム化合物を
含むシリカゲル水溶液を塗布した後、約400℃程
度に加熱するとタリウムを含む二酸化シリコン膜
１６が形成できる。
し、シリカゲルとよく混合させて得た液を塗布す
る。ギ酸タリウムは水によく溶けるタリウムの化
合物であり、シリカゲルは化学式がSiO2・nH2O
と書けるもので両者は片寄ることなく水に均一に
よく溶け合うものである。粉末の金属タリウムを
混入させるのと異なり、この方法では均一なタリ
ウムを含む液が得られる。そのタリウム化合物を
含むシリカゲル水溶液を塗布した後、約400℃程
度に加熱するとタリウムを含む二酸化シリコン膜
１６が形成できる。
このタリウムを含む二酸化シリコン膜１６の加
工は通常の二酸化シリコン膜の加工法と同様、弗
酸と弗化アンモニウム溶液又はフロンガス系のド
ライエツチング法で、通常のフオトレジスト法を
用い選択的にエツチングできる。
工は通常の二酸化シリコン膜の加工法と同様、弗
酸と弗化アンモニウム溶液又はフロンガス系のド
ライエツチング法で、通常のフオトレジスト法を
用い選択的にエツチングできる。
ギ酸タリウムの水溶液は比重は鉛に近く、充分
にα線の防御として使えることが知られており、
タリウムを含む二酸化シリコン膜１６もα線の防
御膜として有効である。
にα線の防御として使えることが知られており、
タリウムを含む二酸化シリコン膜１６もα線の防
御膜として有効である。
得られたペレツトは通常の通りモールド樹脂で
固めて封止するか、又はセラミツクケースに封止
して用いることができる。
固めて封止するか、又はセラミツクケースに封止
して用いることができる。
第２図は本発明の第２の実施例を示す断面図で
ある。先ず第１の実施例で得た半導体個片、又は
通常の方法で得た半導体個片２１にて、セラミツ
クケースの基板２２上の金属アイランド２３上に
例えば金−シリコンの共晶による合金接着法で接
着した後、金線又はアルミニウム線でリード線２
４を取付ける。
ある。先ず第１の実施例で得た半導体個片、又は
通常の方法で得た半導体個片２１にて、セラミツ
クケースの基板２２上の金属アイランド２３上に
例えば金−シリコンの共晶による合金接着法で接
着した後、金線又はアルミニウム線でリード線２
４を取付ける。
次に例えばギ酸タリウムを水に溶かし次いでケ
トンを混ぜ、その後キシレンに溶かした後シリコ
−ン樹脂の溶液に混入しよく混ぜ合わせた液を用
意する。このタリウム化合物を含むシリコーンは
金属タリウムの粉末を混入させたシリコーンと異
なり、完全に化合物として混入するものであり、
タリウムがシリコーン内で分離したり片寄つたり
しないので、シリコーン内に均一に分布する。
トンを混ぜ、その後キシレンに溶かした後シリコ
−ン樹脂の溶液に混入しよく混ぜ合わせた液を用
意する。このタリウム化合物を含むシリコーンは
金属タリウムの粉末を混入させたシリコーンと異
なり、完全に化合物として混入するものであり、
タリウムがシリコーン内で分離したり片寄つたり
しないので、シリコーン内に均一に分布する。
次にこのタリウム化合物を含むシリコーン２５
を第２図のように半導体個片２１上に滴下、被覆
し、約200℃の炉の中で固める。
を第２図のように半導体個片２１上に滴下、被覆
し、約200℃の炉の中で固める。
タリウムを均一に含むシリコーン樹脂で表面を
被覆された半導体個片２１はケース材料のセラミ
ツク基板２２から出て来るα線から防御され、ソ
フトエラー率が低減できる。
被覆された半導体個片２１はケース材料のセラミ
ツク基板２２から出て来るα線から防御され、ソ
フトエラー率が低減できる。
更に又、第３の実施例としてその断面を示した
のが第３図である。即ち金属ベースリボン３１上
に上記同様ウエハ加工を終了し、個片化された半
導体個片３２を、例えば金−シリコンの共晶合金
３３を用いて接着させ、通常の方法で金線又はア
ルミニウム線の如きリード線３４を取付ける。そ
の後第２の実施例同様タリウム化合物を含むシリ
コーン樹脂３５を塗布焼結せしめ、然る後にモー
ルド樹脂３６で封止する。
のが第３図である。即ち金属ベースリボン３１上
に上記同様ウエハ加工を終了し、個片化された半
導体個片３２を、例えば金−シリコンの共晶合金
３３を用いて接着させ、通常の方法で金線又はア
ルミニウム線の如きリード線３４を取付ける。そ
の後第２の実施例同様タリウム化合物を含むシリ
コーン樹脂３５を塗布焼結せしめ、然る後にモー
ルド樹脂３６で封止する。
この方法によつてもモールド樹脂材料や金属ベ
ースリボン材料中に含まれるウラニウム・トリチ
ウムの如き放射性元素の自然崩壊によつて生ずる
α線によるソフトエラー率を低減できる。
ースリボン材料中に含まれるウラニウム・トリチ
ウムの如き放射性元素の自然崩壊によつて生ずる
α線によるソフトエラー率を低減できる。
第４の実施例として、この第３の実施例で用い
たモールド樹脂材料中にタリウムの化合物を混合
させた例をあげる。モールド樹脂材料は一般には
エポキシ系で粉末の形でユーザーに対して市販さ
れて来る。これを必要量だけまとめて固形のタブ
レツトにして使用するわけであるが、この粉末状
態の時に例えばギ酸タリウムの白い粉末を充分混
入させその後タブレツト化すれば、タリウムを含
むモールド材料ができる。
たモールド樹脂材料中にタリウムの化合物を混合
させた例をあげる。モールド樹脂材料は一般には
エポキシ系で粉末の形でユーザーに対して市販さ
れて来る。これを必要量だけまとめて固形のタブ
レツトにして使用するわけであるが、この粉末状
態の時に例えばギ酸タリウムの白い粉末を充分混
入させその後タブレツト化すれば、タリウムを含
むモールド材料ができる。
第４図はタリウム化合物を含むモールド樹脂４
１で封止した半導体装置の断面図であり、前例同
様、ベースリボン４２の上に半導体個片４３が金
−シリコン共晶合金４４で接着されており、金又
はアルミニウムの細線でリード線４５が取付けら
れ、その上を前例同様タリウム化合物を含むシリ
コン樹脂４６で被覆封止をし、その上を更に本例
のタリウム化合物を含むモールド樹脂４１で固め
ている。
１で封止した半導体装置の断面図であり、前例同
様、ベースリボン４２の上に半導体個片４３が金
−シリコン共晶合金４４で接着されており、金又
はアルミニウムの細線でリード線４５が取付けら
れ、その上を前例同様タリウム化合物を含むシリ
コン樹脂４６で被覆封止をし、その上を更に本例
のタリウム化合物を含むモールド樹脂４１で固め
ている。
この例によればモールド材料中に含まれる微量
のトリチウムやウラニウムの自然崩壊で発生する
α線もモールド材料中である程度弱められるの
で、ソフトエラー低減率は更に効果を上げられ
る。
のトリチウムやウラニウムの自然崩壊で発生する
α線もモールド材料中である程度弱められるの
で、ソフトエラー低減率は更に効果を上げられ
る。
第１図、第２図、第３図及び第４図はそれぞれ
本発明の第１、第２、第３及び第４の実施例を示
す断面図である。 １１……シリコンウエハ、１２……二酸化シリ
コン膜、１３……pn接合、１４……電極配線、
１５……絶縁保護膜、１６……タリウムを含む二
酸化シリコン膜、２１，３２，４３……半導体個
片、２２……セラミツクケースの基板、２３……
金属アイランド、２４，３４，４５……リード
線、２５，３５，４６……タリウム化合物を含む
シリコーン、３１，４２……金属ベースリボン、
３３，４４……金・シリコン共晶合金、３６……
モールド樹脂、４１……タリウム化合物を含むモ
ールド樹脂。
本発明の第１、第２、第３及び第４の実施例を示
す断面図である。 １１……シリコンウエハ、１２……二酸化シリ
コン膜、１３……pn接合、１４……電極配線、
１５……絶縁保護膜、１６……タリウムを含む二
酸化シリコン膜、２１，３２，４３……半導体個
片、２２……セラミツクケースの基板、２３……
金属アイランド、２４，３４，４５……リード
線、２５，３５，４６……タリウム化合物を含む
シリコーン、３１，４２……金属ベースリボン、
３３，４４……金・シリコン共晶合金、３６……
モールド樹脂、４１……タリウム化合物を含むモ
ールド樹脂。
Claims (1)
- 【特許請求の範囲】 １ タリウム化合物を半導体個片上に塗布又は添
付した構造を特徴とする半導体装置。 ２ タリウム化合物を含むモールド樹脂材料でモ
ールド封止を行つた構造を特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166295A JPS5790966A (en) | 1980-11-26 | 1980-11-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166295A JPS5790966A (en) | 1980-11-26 | 1980-11-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5790966A JPS5790966A (en) | 1982-06-05 |
| JPS6137787B2 true JPS6137787B2 (ja) | 1986-08-26 |
Family
ID=15828688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55166295A Granted JPS5790966A (en) | 1980-11-26 | 1980-11-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5790966A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150591U (ja) * | 1984-09-08 | 1986-04-04 | ||
| JPS6183885U (ja) * | 1984-11-08 | 1986-06-03 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077447A (ja) * | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | 半導体装置 |
| JPS60134448A (ja) * | 1983-12-23 | 1985-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置用パツケ−ジ |
| ITUB20155681A1 (it) * | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti |
-
1980
- 1980-11-26 JP JP55166295A patent/JPS5790966A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150591U (ja) * | 1984-09-08 | 1986-04-04 | ||
| JPS6183885U (ja) * | 1984-11-08 | 1986-06-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5790966A (en) | 1982-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0029858B1 (en) | Semiconductor device | |
| JPS6137787B2 (ja) | ||
| JPS55156343A (en) | Manufacture of semiconductor device | |
| JPS628032B2 (ja) | ||
| JPH0324785B2 (ja) | ||
| JP2576496B2 (ja) | 半導体記憶装置 | |
| JPS6219064B2 (ja) | ||
| JPS61111569A (ja) | 樹脂封止半導体装置 | |
| JPS60178651A (ja) | 半導体装置 | |
| JPS6211508B2 (ja) | ||
| JPS58124251A (ja) | 樹脂封止形半導体装置 | |
| JPH1187572A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPS6136709B2 (ja) | ||
| JPS5893359A (ja) | 半導体装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS5864053A (ja) | 半導体装置 | |
| JPS6229909B2 (ja) | ||
| JPS59141251A (ja) | 半導体装置パツケ−ジ | |
| JPS6077447A (ja) | 半導体装置 | |
| JPS60160627A (ja) | 半導体集積回路装置 | |
| JPH01286454A (ja) | 半導体装置 | |
| JPS60167432A (ja) | 半導体装置 | |
| JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS63107031A (ja) | 半導体装置 | |
| JPS5878445A (ja) | 半導体装置 |