JPH01286454A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01286454A JPH01286454A JP63114652A JP11465288A JPH01286454A JP H01286454 A JPH01286454 A JP H01286454A JP 63114652 A JP63114652 A JP 63114652A JP 11465288 A JP11465288 A JP 11465288A JP H01286454 A JPH01286454 A JP H01286454A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- semiconductor device
- passivation film
- stuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000008188 pellet Substances 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 230000000694 effects Effects 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 8
- 230000005260 alpha ray Effects 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011651 chromium Substances 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 239000010937 tungsten Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 8
- 239000009719 polyimide resin Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000002285 radioactive effect Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体メモリのソフ
トエラー防止に適用して有効な技術に関するものである
。
トエラー防止に適用して有効な技術に関するものである
。
半導体装置の高集積化に伴い、特に半導体メモリにおい
てはソフトエラーの対策が重要な課題となっている。
てはソフトエラーの対策が重要な課題となっている。
すなわち、半導体集積回路が微細化され、メモリセルあ
たりの蓄積電荷量が微小になってくると、集積回路を構
成する材料やパッケージ材料中に含まれた微量の放射性
同位元素から放射される高エネルギー放射線、特にα線
が半導体ペレット（以下、ペレットという）に入射した
際に発生する電子正孔対によってメモリセルの蓄積電荷
が失われるために、回路が誤動作を引き起こし易（なる
。
たりの蓄積電荷量が微小になってくると、集積回路を構
成する材料やパッケージ材料中に含まれた微量の放射性
同位元素から放射される高エネルギー放射線、特にα線
が半導体ペレット（以下、ペレットという）に入射した
際に発生する電子正孔対によってメモリセルの蓄積電荷
が失われるために、回路が誤動作を引き起こし易（なる
。
従来、パッケージ材料中に含まれている放射性同位元素
から入射するα線を遮蔽するには、例えば、特公昭５５
−６８６５９号公報や特公昭６０−１５１５２号公報な
どに記載があるように、ペレット表面のパッシベーショ
ン膜上にポリイミド樹脂をコーティングする方法が用い
られている。
から入射するα線を遮蔽するには、例えば、特公昭５５
−６８６５９号公報や特公昭６０−１５１５２号公報な
どに記載があるように、ペレット表面のパッシベーショ
ン膜上にポリイミド樹脂をコーティングする方法が用い
られている。
ところが、本発明者の検討によれば、上記従来技術は、
パッシベーション膜上にコーティングされたポリイミド
樹脂の吸湿が原因となって半導体装置の信頼性低下を引
き起こす、という欠点を有している。
パッシベーション膜上にコーティングされたポリイミド
樹脂の吸湿が原因となって半導体装置の信頼性低下を引
き起こす、という欠点を有している。
また、このポリイミド樹脂コーティング法においては、
集積回路が微細化するほどポリイミド樹脂を厚膜化する
必要があるため、ウェハに反りが生じたり、ペレット表
面に電極パッドを形成する際の孔開は加工が困難になる
などの問題が生じている。
集積回路が微細化するほどポリイミド樹脂を厚膜化する
必要があるため、ウェハに反りが生じたり、ペレット表
面に電極パッドを形成する際の孔開は加工が困難になる
などの問題が生じている。
本発明の目的は、半導体装置の信頼性を低下させること
なくソフトエラーを有効に防止することができる技術を
提供することにある。
なくソフトエラーを有効に防止することができる技術を
提供することにある。
また、本発明の他の目的は、ウェハの反りや電極パッド
形成工程のスループット低下を引き起こすことなくソフ
トエラーを有効に防止することができる技術を提供する
ことにある。
形成工程のスループット低下を引き起こすことなくソフ
トエラーを有効に防止することができる技術を提供する
ことにある。
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレットのパッシベーション膜上に金１属摸
を被着形成した半導体装置構造とするものである。
を被着形成した半導体装置構造とするものである。
α線遮蔽用薄膜材料として吸湿性のない金属を用いたの
で、半導体装置の信頼性低下を引き起こすことなくソフ
トエラーを防止することができる。
で、半導体装置の信頼性低下を引き起こすことなくソフ
トエラーを防止することができる。
また、ポリイミド樹脂よりもα線遮蔽効果が高＜１．シ
かも、孔開は加工が容易な金属を用いたので、ウェハの
反りや電極パッド形成工程のスルーブツト低下を有効に
防止することができる。
かも、孔開は加工が容易な金属を用いたので、ウェハの
反りや電極パッド形成工程のスルーブツト低下を有効に
防止することができる。
特に、半導体メモリの場合には、メモリアレイ領域の上
方に金属膜を被着するだけでソフトエラーを防止するこ
とができるので、ペレット周辺部の配線や周辺回路の上
方には金属膜が不要となり、これにより、ウェハの反り
を一層有効に防止することができるとともに、電極パッ
ドを形成する際の孔開は加工が一層容易になる。
方に金属膜を被着するだけでソフトエラーを防止するこ
とができるので、ペレット周辺部の配線や周辺回路の上
方には金属膜が不要となり、これにより、ウェハの反り
を一層有効に防止することができるとともに、電極パッ
ドを形成する際の孔開は加工が一層容易になる。
第１図は、本発明の一実施例である半導体装置の要部断
面図である。
面図である。
第１図に示すように、本実施例の樹脂封止形半導体装置
１は、銅（Ｃｕ）などからなるタブ２の表面に接合され
た半導体ペレット（以下、ペレットという）３と、上記
タブ２と同一材料からなるリード４のインナリード部４
ａとをエポキシ樹脂などからなるパッケージ５で封止し
たものである。
１は、銅（Ｃｕ）などからなるタブ２の表面に接合され
た半導体ペレット（以下、ペレットという）３と、上記
タブ２と同一材料からなるリード４のインナリード部４
ａとをエポキシ樹脂などからなるパッケージ５で封止し
たものである。
接着剤６を介してタブ２の表面に接合されたペレット３
は、シリコン単結晶からなり、その表面に形成された図
示しないメモリアレイと周辺回路とからなる大規模集積
回路（ＬＳＩ）の表面には、ソリコンナイトライド（Ｓ
１３Ｎｎ＞などからなるパッシベーション膜７が被着さ
れている。
は、シリコン単結晶からなり、その表面に形成された図
示しないメモリアレイと周辺回路とからなる大規模集積
回路（ＬＳＩ）の表面には、ソリコンナイトライド（Ｓ
１３Ｎｎ＞などからなるパッシベーション膜７が被着さ
れている。
バッシベーンヨン膜７の一部を孔開けして形成したＡβ
電極パッド８とインナリード部４ａとの間には、金（Ａ
ｕ）や銅（Ｃｕ）などからなるワイヤ９がボンディング
され、リード４とＬＳＩとの電気的接続が図られている
。
電極パッド８とインナリード部４ａとの間には、金（Ａ
ｕ）や銅（Ｃｕ）などからなるワイヤ９がボンディング
され、リード４とＬＳＩとの電気的接続が図られている
。
パッシベーション膜７の表面には、メモリアレイの上方
に位置する箇所に、スパッタ法やＣＶＤ法を用いて薄い
金属膜１０が被着されており、パッケージ５を構成する
エポキシ樹脂などに含まれたｖｌｉ量の放射性同位元素
から放射されるα線がこの金属膜１０によって遮蔽され
、回路の誤動作が有効に防止されるようになっている。
に位置する箇所に、スパッタ法やＣＶＤ法を用いて薄い
金属膜１０が被着されており、パッケージ５を構成する
エポキシ樹脂などに含まれたｖｌｉ量の放射性同位元素
から放射されるα線がこの金属膜１０によって遮蔽され
、回路の誤動作が有効に防止されるようになっている。
この金属膜１０には、例えば金（Ａｕ）、銀（Ａｇ）
、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）、タンタル（Ｔａ）あるいはクロム−（Ｃｒ）などの
ような、原子量が大きくしかも密度が高い、従って、α
線遮蔽効果が高い重金属が選択される。
、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）、タンタル（Ｔａ）あるいはクロム−（Ｃｒ）などの
ような、原子量が大きくしかも密度が高い、従って、α
線遮蔽効果が高い重金属が選択される。
また、金属膜１０は、それ自体に放射性同位元素が含ま
れていないことが要求されるため、少なくともウラン（
Ｕ）、トリウム（Ｔｈ）あるいはラジウム（Ｒａ）など
のようなα崩壊形放射性同位元素の含有率が０．５ ｐ
ｐ ｂ以下となるまで精製した金属を使用するのがよ
い。
れていないことが要求されるため、少なくともウラン（
Ｕ）、トリウム（Ｔｈ）あるいはラジウム（Ｒａ）など
のようなα崩壊形放射性同位元素の含有率が０．５ ｐ
ｐ ｂ以下となるまで精製した金属を使用するのがよ
い。
α線遮蔽用薄膜材料として上記のような金属膜１０をメ
モリアレイの上方に被着形成した本実施例によれば、次
のような効果が得られる。
モリアレイの上方に被着形成した本実施例によれば、次
のような効果が得られる。
（１）、金属膜１０には吸湿性がないので、α線遮蔽用
薄膜材料の吸湿に起因する半導体装置の信頼性低下を引
き起こすことなくソフトエラーを防止することが可能と
なる。
薄膜材料の吸湿に起因する半導体装置の信頼性低下を引
き起こすことなくソフトエラーを防止することが可能と
なる。
（２）、α線遮蔽効果が高い金属膜１０を用いたので、
ポリイミド膜を用いる場合よりも膜厚を薄くすることが
できる。
ポリイミド膜を用いる場合よりも膜厚を薄くすることが
できる。
（３）、上記（２）により、ウェハの反りが有効に防止
される。
される。
（４）、ペレット３の周辺部に位置するへβ配線や周辺
回路の上方には金属膜１０を被着しないので、Ａｌ電極
パッド８を形成する際の孔開は加工のスループットが向
上する。
回路の上方には金属膜１０を被着しないので、Ａｌ電極
パッド８を形成する際の孔開は加工のスループットが向
上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、実施例では、メモリアレイの上方にのみ金属膜
を被着したが、パッシベーション膜の全面に金属膜を被
着してもよい。
を被着したが、パッシベーション膜の全面に金属膜を被
着してもよい。
この場合でも、金属膜は、ポリイミド樹脂よりもα線遮
蔽効果が高いので膜厚を薄くすることができ、しかも、
金属は、それ自体がポリイミド樹脂よりもエツチングが
容易であるので、電極パッドを形成する際の孔開は加工
は極めて容易である。
蔽効果が高いので膜厚を薄くすることができ、しかも、
金属は、それ自体がポリイミド樹脂よりもエツチングが
容易であるので、電極パッドを形成する際の孔開は加工
は極めて容易である。
以上の説明では、主として本発明者によってなされた発
明をその利用分野である半導体メモリに適用した場合に
ついて説明したが、これに限定されるものではなく、論
理回路を有する半導体装置に適用できることはいうまで
もない。
明をその利用分野である半導体メモリに適用した場合に
ついて説明したが、これに限定されるものではなく、論
理回路を有する半導体装置に適用できることはいうまで
もない。
本願にふいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体ベレットのパッシベーション膜上に金
属膜を被着形成した半導体装置構造とすることにより、
半導体装置の信頼性低下を引き起こすことなくソフトエ
ラーを防止することができる。
属膜を被着形成した半導体装置構造とすることにより、
半導体装置の信頼性低下を引き起こすことなくソフトエ
ラーを防止することができる。
また、ウェハの反りや電極パッド形成工程のスループッ
ト低下を引き起こすことなくソフトエラーを防止するこ
とができる。
ト低下を引き起こすことなくソフトエラーを防止するこ
とができる。
第１図は本発明の一実施例である半導体装置の要部断面
図である。 １・・・樹脂封止形半導体装置、２・・・タブ、３・・
・半導体ベレット、４・・・リード、４ａ・・・インナ
リード部、５・・・パッケージ、６・・・接着剤、７・
・・パッシベーション膜、８・・・Ａ１電極パッド、９
・・・ワイヤ、ｌＯ・・・金属膜。 代理人 弁理士 小 川 勝 男゛こ 第１図
図である。 １・・・樹脂封止形半導体装置、２・・・タブ、３・・
・半導体ベレット、４・・・リード、４ａ・・・インナ
リード部、５・・・パッケージ、６・・・接着剤、７・
・・パッシベーション膜、８・・・Ａ１電極パッド、９
・・・ワイヤ、ｌＯ・・・金属膜。 代理人 弁理士 小 川 勝 男゛こ 第１図
Claims (1)
- 【特許請求の範囲】 １、所定の集積回路が形成された半導体ペレットのパッ
シベーション膜上に金属膜が被着形成されたことを特徴
とする半導体装置。 ２、メモリアレイ領域の上方にのみ金属膜が被着形成さ
れたことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114652A JPH01286454A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114652A JPH01286454A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286454A true JPH01286454A (ja) | 1989-11-17 |
Family
ID=14643166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63114652A Pending JPH01286454A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720656B2 (en) | 1998-12-21 | 2004-04-13 | Sharp Kabushiki Kaisha | Semiconductor device with analysis prevention feature |
-
1988
- 1988-05-13 JP JP63114652A patent/JPH01286454A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720656B2 (en) | 1998-12-21 | 2004-04-13 | Sharp Kabushiki Kaisha | Semiconductor device with analysis prevention feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8603861B2 (en) | Alpha shielding techniques and configurations | |
| US4712129A (en) | Integrated circuit device with textured bar cover | |
| JPS6249741B2 (ja) | ||
| KR100842976B1 (ko) | 반도체장치 | |
| KR100608390B1 (ko) | 로우 알파 방사성 솔더 범프들 | |
| JP2002043352A (ja) | 半導体素子とその製造方法および半導体装置 | |
| US4423548A (en) | Method for protecting a semiconductor device from radiation indirect failures | |
| EP0029858A1 (en) | Semiconductor device | |
| JPS614250A (ja) | 半導体装置用パツケ−ジ | |
| JPH01286448A (ja) | 半導体装置の製造方法 | |
| JPH01286454A (ja) | 半導体装置 | |
| JP3568676B2 (ja) | 半導体装置、回路基板及び電子回路装置 | |
| US4481526A (en) | Semiconductor device | |
| KR100713931B1 (ko) | 고속 및 고성능의 반도체 패키지 | |
| JPS6157704B2 (ja) | ||
| JPS6137787B2 (ja) | ||
| JPS6239820B2 (ja) | ||
| JPS63229726A (ja) | 混成集積回路装置 | |
| JPS6080230A (ja) | 半導体装置およびその製法 | |
| JPH0318739B2 (ja) | ||
| KR100192434B1 (ko) | 반도체 소자의 제조방법 | |
| JP3087158B2 (ja) | 半導体装置 | |
| JP2022030232A (ja) | 半導体装置 | |
| JP2836165B2 (ja) | チツプキヤリア | |
| JPH0541499A (ja) | 半導体装置の製造方法 |