JPS6136649B2 - - Google Patents
Info
- Publication number
- JPS6136649B2 JPS6136649B2 JP16634881A JP16634881A JPS6136649B2 JP S6136649 B2 JPS6136649 B2 JP S6136649B2 JP 16634881 A JP16634881 A JP 16634881A JP 16634881 A JP16634881 A JP 16634881A JP S6136649 B2 JPS6136649 B2 JP S6136649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- reference voltage
- data signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明は、例えば測定データの如きデータ信
号を、電子計算機等に入力するために、アナロ
グ・デイジタル変換器（AD変換器）によつてデ
イジタル値に変換して検出するためのデータ信号
検出方式に関するものである。
号を、電子計算機等に入力するために、アナロ
グ・デイジタル変換器（AD変換器）によつてデ
イジタル値に変換して検出するためのデータ信号
検出方式に関するものである。
更に詳しく述べると、本発明は、例えばタツチ
パネルとして知られる加重検知型座標入力装置に
用いて好適なデータ信号検出方式に関するもので
ある。タツチパネルというのは、図形を描くべき
画面あるいはキーインを行なう画面をなす平板を
３点で支持し、その画面に筆記具あるいは指によ
り力を加えたとき、その応力を３点の支持点にお
いてそれぞれ分力として検出し、これら三つの分
力に一定の四測演算を施すことにより筆記具ある
いは指の接触位置の画面での座標位置を求め、こ
れを電子計算機システム等に入力する加重検知型
座標入力装置（詳しくは、特公昭49−34247号公
報を参照されたい）のことである。本発明は、前
記分力がアナログ電圧で出力されてくるので、こ
れをコンピユータに取り込めるデイジタル値に変
換して検出するなどの用途に用いて好適な信号検
出方式に関するものである。
パネルとして知られる加重検知型座標入力装置に
用いて好適なデータ信号検出方式に関するもので
ある。タツチパネルというのは、図形を描くべき
画面あるいはキーインを行なう画面をなす平板を
３点で支持し、その画面に筆記具あるいは指によ
り力を加えたとき、その応力を３点の支持点にお
いてそれぞれ分力として検出し、これら三つの分
力に一定の四測演算を施すことにより筆記具ある
いは指の接触位置の画面での座標位置を求め、こ
れを電子計算機システム等に入力する加重検知型
座標入力装置（詳しくは、特公昭49−34247号公
報を参照されたい）のことである。本発明は、前
記分力がアナログ電圧で出力されてくるので、こ
れをコンピユータに取り込めるデイジタル値に変
換して検出するなどの用途に用いて好適な信号検
出方式に関するものである。
第１図は、かかるデータ信号検出方式の本発明
者等による別途提案例を示すブロツク図、第１Ａ
図は第１図における信号検出器１の具体例を示す
回路図、である。
者等による別途提案例を示すブロツク図、第１Ａ
図は第１図における信号検出器１の具体例を示す
回路図、である。
第１図において、１は信号検出器、２は差動回
路、３はアナログ・デイジタル変換器（AD変換
器）、４は演算制御回路、５は基準調節器、６は
メモリ、である。また第１Ａ図において、８は固
定インピーダンス、１０は測定素子、１１は可変
インンピーダンス、である。
路、３はアナログ・デイジタル変換器（AD変換
器）、４は演算制御回路、５は基準調節器、６は
メモリ、である。また第１Ａ図において、８は固
定インピーダンス、１０は測定素子、１１は可変
インンピーダンス、である。
第１Ａ図は、第１図における検出器１の一例と
してホイートストンブリツジ回路を用いた検出器
を示す。ホイートストンブリツジの測定素子１０
（例えばストレインゲージなど）の歪み等の変化
による微小データ信号を取り出すためには、測定
素子１０の変化していないときに可変インピーダ
ンス１１の調整によりホイートストンブリツジ回
路のバランスを予めとつておく必要がある。しか
し、可変インピーダンス１１を如何に調整して
も、ホイートストンブリツジのバランスを完全に
とりきることは実際問題として不可能である。
してホイートストンブリツジ回路を用いた検出器
を示す。ホイートストンブリツジの測定素子１０
（例えばストレインゲージなど）の歪み等の変化
による微小データ信号を取り出すためには、測定
素子１０の変化していないときに可変インピーダ
ンス１１の調整によりホイートストンブリツジ回
路のバランスを予めとつておく必要がある。しか
し、可変インピーダンス１１を如何に調整して
も、ホイートストンブリツジのバランスを完全に
とりきることは実際問題として不可能である。
このため、ホイートストンブリツジ印加電圧e0
が直流であれば、出力には測定素子１０が変化し
ていないのにホイートストンブリツジのアンバラ
ンスにより生じるオフセツト電圧ＥPがでる。よ
つて、測定素子１０の変化による微小データ信号
電圧ＥSは、オフセツト電圧ＥPに上乗せされて出
力されるとになる。
が直流であれば、出力には測定素子１０が変化し
ていないのにホイートストンブリツジのアンバラ
ンスにより生じるオフセツト電圧ＥPがでる。よ
つて、測定素子１０の変化による微小データ信号
電圧ＥSは、オフセツト電圧ＥPに上乗せされて出
力されるとになる。
さて第１図に戻り、その回路動作を説明する。
第１図において、データ信号ＥSのないときに、
検出器１より出力されているオフセツト値ＥP
（ブリツジ印加電圧が交流の場合同期整流など検
波後の出力値）と、基準調節器５による基準出力
Ｅoとを差動回路２により差し引き演算した結果
の値を、AD変換器３に入力してAD変換し、その
結果得られるデイジタル値をオフセツト・データ
として演算制御回路４を経てメモリ６に記憶す
る。
第１図において、データ信号ＥSのないときに、
検出器１より出力されているオフセツト値ＥP
（ブリツジ印加電圧が交流の場合同期整流など検
波後の出力値）と、基準調節器５による基準出力
Ｅoとを差動回路２により差し引き演算した結果
の値を、AD変換器３に入力してAD変換し、その
結果得られるデイジタル値をオフセツト・データ
として演算制御回路４を経てメモリ６に記憶す
る。
次に、オフセツトに重畳されたデータ信号（Ｅ
S＋ＥP）が、前述したのと同様に、基準調節器５
の出力Ｅoと一緒に差動回路２に入力され、その
差し引き演算の結果がAD変換器３によりAD変換
され、デイジタル値として演算制御回路４に入力
される。そこでこの演算制御回路４にて、先にメ
モリ６に記憶されていた値（ＥP−Ｅo）を、今回
入力された値（ＥS＋ＥP−Ｅo）より差し引くこ
とにより、真のデータ信号ＥSを検出することが
できる。また、演算制御回路４は常に、データ信
号のない時のオフセツト値と基準調節器５からの
基準出力との差（ＥP−Ｅo）又はオフセツト値に
重畳したデータ信号（ＥP＋ＥS）と基準調節器５
からの基準出力Ｅoとの差（ＥS＋ＥP−Ｅo）の大
きさを監視し、それらがAD変換器３の入力範囲
（変換可能な範囲）内にあるか否かをチエツクし
ている。さらに、前述のチエツクにより、AD変
換器３へ入力れる値の大きさが変換可能範囲外に
なる直前の値にまで大きくなつた時は、演算制御
回路４より基準調節器５に対し、そこから出力さ
れる基準電圧を強制的に変える制御信号を出し、
基準調節器５より出力される出力電圧Ｅoの大き
さを変えてやり、その結果、差動回路２の出力が
AD変換器３の変換可能範囲内に納まる様にす
る。
S＋ＥP）が、前述したのと同様に、基準調節器５
の出力Ｅoと一緒に差動回路２に入力され、その
差し引き演算の結果がAD変換器３によりAD変換
され、デイジタル値として演算制御回路４に入力
される。そこでこの演算制御回路４にて、先にメ
モリ６に記憶されていた値（ＥP−Ｅo）を、今回
入力された値（ＥS＋ＥP−Ｅo）より差し引くこ
とにより、真のデータ信号ＥSを検出することが
できる。また、演算制御回路４は常に、データ信
号のない時のオフセツト値と基準調節器５からの
基準出力との差（ＥP−Ｅo）又はオフセツト値に
重畳したデータ信号（ＥP＋ＥS）と基準調節器５
からの基準出力Ｅoとの差（ＥS＋ＥP−Ｅo）の大
きさを監視し、それらがAD変換器３の入力範囲
（変換可能な範囲）内にあるか否かをチエツクし
ている。さらに、前述のチエツクにより、AD変
換器３へ入力れる値の大きさが変換可能範囲外に
なる直前の値にまで大きくなつた時は、演算制御
回路４より基準調節器５に対し、そこから出力さ
れる基準電圧を強制的に変える制御信号を出し、
基準調節器５より出力される出力電圧Ｅoの大き
さを変えてやり、その結果、差動回路２の出力が
AD変換器３の変換可能範囲内に納まる様にす
る。
第２図は、第１図における基準調節器５、差動
回路２の具体的回路例を示すと共に、演算制御回
路４としてマイクロコンピユータ７を用いた場合
の回路例を示す回路図である。すなわち基準調節
器として、複数個の固定インピーダンス８と切換
スイツチ９（S1〜Ｓo）から成る回路を用いてお
り、マイクロコンピユータ１３からの制御指令に
より、スイツチS1〜Ｓoの中の一つを選ぶことに
より、基準出力として、E1〜Ｅoの中の一つを選
んで出力することができる。回路動作は第１図に
ついて述べた所と同一であるから、その説明は省
略する。
回路２の具体的回路例を示すと共に、演算制御回
路４としてマイクロコンピユータ７を用いた場合
の回路例を示す回路図である。すなわち基準調節
器として、複数個の固定インピーダンス８と切換
スイツチ９（S1〜Ｓo）から成る回路を用いてお
り、マイクロコンピユータ１３からの制御指令に
より、スイツチS1〜Ｓoの中の一つを選ぶことに
より、基準出力として、E1〜Ｅoの中の一つを選
んで出力することができる。回路動作は第１図に
ついて述べた所と同一であるから、その説明は省
略する。
さて、上述した如き、本発明者等の別途提案に
かかるデータ信号検出方式については、次のよう
な欠点がある。すなわち、用途としてタツチパネ
ル等を考えた場合、タツチパネルは頻繁に指で押
して使用するもので、指で押すその都度、データ
信号を検出しなければならない。このように、デ
ータ信号を頻繁に測定（検出）している場合に
は、基準電圧を、切り換えた場合に、それに伴つ
て必要なオフセツト・データの変更が困難なこと
である。
かかるデータ信号検出方式については、次のよう
な欠点がある。すなわち、用途としてタツチパネ
ル等を考えた場合、タツチパネルは頻繁に指で押
して使用するもので、指で押すその都度、データ
信号を検出しなければならない。このように、デ
ータ信号を頻繁に測定（検出）している場合に
は、基準電圧を、切り換えた場合に、それに伴つ
て必要なオフセツト・データの変更が困難なこと
である。
今、例えば第２図において、それまで使用して
いた基準電圧Ｅoをマイクロコンピユータ７の制
御指令によりE1に切り換えたとする。すると、
それまでのオフセツト・データである（ＥP−Ｅ
o）を、（ＥP−E1）に変更してメモリ６に記憶して
おくのでなければ、それ以降のデータ信号の検出
はできない。しかし、新たなオフセツト・データ
（ＥP−E1）を得るためには、検出器１からデータ
信号ＥSが発生していないときを選んでそのため
の動作を実行する必要があるが、前述した如く、
頻繁にデータ信号ＥSの発生している状況のもと
では、その時間的余裕がなく、オフセツト・デー
タの変更は困難になる訳である。そこでこれに対
処するために、基準電圧の大きさに関係する第２
図の固定インピーダンス８の値から、切換時にお
ける各基準電圧を予め計算により求めてメモリに
記憶しておく方法も一案として考えられるが、固
定インピーダンスの製造誤差などにより、大きな
データ検出誤差が生じる。
いた基準電圧Ｅoをマイクロコンピユータ７の制
御指令によりE1に切り換えたとする。すると、
それまでのオフセツト・データである（ＥP−Ｅ
o）を、（ＥP−E1）に変更してメモリ６に記憶して
おくのでなければ、それ以降のデータ信号の検出
はできない。しかし、新たなオフセツト・データ
（ＥP−E1）を得るためには、検出器１からデータ
信号ＥSが発生していないときを選んでそのため
の動作を実行する必要があるが、前述した如く、
頻繁にデータ信号ＥSの発生している状況のもと
では、その時間的余裕がなく、オフセツト・デー
タの変更は困難になる訳である。そこでこれに対
処するために、基準電圧の大きさに関係する第２
図の固定インピーダンス８の値から、切換時にお
ける各基準電圧を予め計算により求めてメモリに
記憶しておく方法も一案として考えられるが、固
定インピーダンスの製造誤差などにより、大きな
データ検出誤差が生じる。
尚、固定インピーダンス値をあらかじめ測定し
ておき、この値を用いることも可能であるが、固
定インピーダンスが生産量の多い物であるとき
は、そのための工数が多くなり、また取付後固定
インピーダンスを交換したりする事が困難とな
る。
ておき、この値を用いることも可能であるが、固
定インピーダンスが生産量の多い物であるとき
は、そのための工数が多くなり、また取付後固定
インピーダンスを交換したりする事が困難とな
る。
この発明は、上述の如き、本発明者の別途提案
にかかるデータ信号検出方式にける問題点を除去
するためになされたものであり、従つて本発明の
目的は、基準電圧を切り換えたときに、正確なオ
フセツト・データが容易に得られるようにしたデ
ータ信号検出方式を提供することにある。
にかかるデータ信号検出方式にける問題点を除去
するためになされたものであり、従つて本発明の
目的は、基準電圧を切り換えたときに、正確なオ
フセツト・データが容易に得られるようにしたデ
ータ信号検出方式を提供することにある。
この発明の要点は、本発明者等の別途提案にか
かるデータ信号検出方式において、データ信号の
検出動作開始に先立ち、信号検出器の出力をオフ
にした状態で、基準電圧発生源から発生可能なす
べての大きさの基準電圧を順次発生させ、該基準
電圧毎のアナログ・デイジタル変換値をメモリに
記憶した後、データ信号の検出動作を開始し、演
算制御回路による前記基準電圧の可変制御が行な
われたとき、メモリに記憶されている前記基準電
圧毎の変換値データを用いて、当該基準電圧に対
応して必要なオフセツト・データを作成して用い
るようにした点にある。
かるデータ信号検出方式において、データ信号の
検出動作開始に先立ち、信号検出器の出力をオフ
にした状態で、基準電圧発生源から発生可能なす
べての大きさの基準電圧を順次発生させ、該基準
電圧毎のアナログ・デイジタル変換値をメモリに
記憶した後、データ信号の検出動作を開始し、演
算制御回路による前記基準電圧の可変制御が行な
われたとき、メモリに記憶されている前記基準電
圧毎の変換値データを用いて、当該基準電圧に対
応して必要なオフセツト・データを作成して用い
るようにした点にある。
次に図を参照して本発明の一実施例を説明す
る。
る。
第３図は本発明の一実施例を示すブロツク図で
ある。同図におて１は検出器、２は差動回路、３
はAD変換器、４は演算制御回路、５は基準調節
器、６はメモリ、である。
ある。同図におて１は検出器、２は差動回路、３
はAD変換器、４は演算制御回路、５は基準調節
器、６はメモリ、である。
第３図において、データ信号ＥSの検出動作を
開始する前に、演算制御回路４より制御信号を出
しスイツチS0をOFFし、その状態で基準調節器
５からの出力Ｅoを差動回路２を経てAD変換器３
によりAD変換した値を演算制御回路４を経てメ
モリ６に記憶する。次に演算制御回路４からそれ
までの基準電圧Ｅoを強制的に変える制御信号を
基準調節器５に向けて出し、そのときの基準調節
器５からの基準出力（新たな基準電圧、例えば
E1）を同様に差動回路２を経てAD変換器３によ
りAD変換し、演算制御回路４にて（E1−Ｅo）に
相当するデイジタル値を演算により求め、前記の
基準電圧Ｅoを強制的に変える制御信号に対応し
た基準変化量データとして、メモリ６に記憶して
おく。同様に、別の基準電圧を強制的に変える制
御信号とそれに対応する基準変化量データについ
てもAD変換値をメモリ６に記憶しておく。
開始する前に、演算制御回路４より制御信号を出
しスイツチS0をOFFし、その状態で基準調節器
５からの出力Ｅoを差動回路２を経てAD変換器３
によりAD変換した値を演算制御回路４を経てメ
モリ６に記憶する。次に演算制御回路４からそれ
までの基準電圧Ｅoを強制的に変える制御信号を
基準調節器５に向けて出し、そのときの基準調節
器５からの基準出力（新たな基準電圧、例えば
E1）を同様に差動回路２を経てAD変換器３によ
りAD変換し、演算制御回路４にて（E1−Ｅo）に
相当するデイジタル値を演算により求め、前記の
基準電圧Ｅoを強制的に変える制御信号に対応し
た基準変化量データとして、メモリ６に記憶して
おく。同様に、別の基準電圧を強制的に変える制
御信号とそれに対応する基準変化量データについ
てもAD変換値をメモリ６に記憶しておく。
次に、演算制御回路４より制御信号を出しスイ
ツチS0をONし、検出機１からのデータ信号ＥSの
ないときのオフセツト電圧ＥPと基準調節器５か
らの出力電圧Ｅoとについて差動回路２におて差
し引き演算を行なつた後、得られた差の値をAD
変換器３によりAD変換して得られるデイジタル
値を演算制御回路４を経てメモリ６にオフセツ
ト・データとして記憶する。データ信号検出時に
は、オフセツト値ＥPに重畳したデータ信号（ＥS
＋ＥP）は、基準調節器５の出力Ｅoと一緒に差動
回路２に入力され、その差の値がAD変換器３に
よりAD変換され、その結果得られたデイジタル
値が、演算制御回路４にて、先にメモリ６に記憶
されていたオフセツト・データを差し引かれるこ
とにより、真のデータ信号ＥSが検出される。
ツチS0をONし、検出機１からのデータ信号ＥSの
ないときのオフセツト電圧ＥPと基準調節器５か
らの出力電圧Ｅoとについて差動回路２におて差
し引き演算を行なつた後、得られた差の値をAD
変換器３によりAD変換して得られるデイジタル
値を演算制御回路４を経てメモリ６にオフセツ
ト・データとして記憶する。データ信号検出時に
は、オフセツト値ＥPに重畳したデータ信号（ＥS
＋ＥP）は、基準調節器５の出力Ｅoと一緒に差動
回路２に入力され、その差の値がAD変換器３に
よりAD変換され、その結果得られたデイジタル
値が、演算制御回路４にて、先にメモリ６に記憶
されていたオフセツト・データを差し引かれるこ
とにより、真のデータ信号ＥSが検出される。
また、演算制御回路４は常に、データ信号ＥS
のないときのオフセツト値ＥPと基準調節器５の
出力Ｅoとの差（ＥP−Ｅo）、又はオフセツト値Ｅ
Pに重畳したデータ信号（ＥS＋ＥP）と基準調節
器出力Ｅoとの差（ＥS＋ＥP−Ｅo）が、AD変換
器３の入力範囲（オーバフローしないで変換可能
な範囲）内にあるか否かをチエツクしている。さ
らに、前述のチエツクにより、AD変換器３への
入力信号のレベルが入力範囲外になる直前の値に
なつたときは、演算制御回路４より基準調節器５
に基準電圧Ｅoを強制的に変える制御信号を出
し、基準調節器５による出力電圧Ｅoを他の値、
例えばE1に変えて、入力信号レベルが入力範囲
内になる様にする。同時に、メモリ６に記憶され
ているオフセツト・データを、前記の基準電圧Ｅ
oを強制的に変える制御信号に対応した基準変化
量データにて補正を行ない、新たな基準調節器５
による出力電圧E1に対応するオフセツト・デー
タとしてメモリ６に記憶しておく。
のないときのオフセツト値ＥPと基準調節器５の
出力Ｅoとの差（ＥP−Ｅo）、又はオフセツト値Ｅ
Pに重畳したデータ信号（ＥS＋ＥP）と基準調節
器出力Ｅoとの差（ＥS＋ＥP−Ｅo）が、AD変換
器３の入力範囲（オーバフローしないで変換可能
な範囲）内にあるか否かをチエツクしている。さ
らに、前述のチエツクにより、AD変換器３への
入力信号のレベルが入力範囲外になる直前の値に
なつたときは、演算制御回路４より基準調節器５
に基準電圧Ｅoを強制的に変える制御信号を出
し、基準調節器５による出力電圧Ｅoを他の値、
例えばE1に変えて、入力信号レベルが入力範囲
内になる様にする。同時に、メモリ６に記憶され
ているオフセツト・データを、前記の基準電圧Ｅ
oを強制的に変える制御信号に対応した基準変化
量データにて補正を行ない、新たな基準調節器５
による出力電圧E1に対応するオフセツト・デー
タとしてメモリ６に記憶しておく。
以上により、基準電圧変更後、それに対応する
オフセツト・データを直接求めることができなく
ても、メモリに前もつて記憶してある基準変化量
データを用いて新たなオフセツト・データを作成
し、用いることができる。また基準変化量データ
はすべて測定により求めたものであるから、デー
タ信号の検出誤差も小さくすることができる。
オフセツト・データを直接求めることができなく
ても、メモリに前もつて記憶してある基準変化量
データを用いて新たなオフセツト・データを作成
し、用いることができる。また基準変化量データ
はすべて測定により求めたものであるから、デー
タ信号の検出誤差も小さくすることができる。
第４図は、第３図における基準調節器５、差動
回路２、の具体的回路例を示すと共に、演算制御
回路１１としてマイクロコンピユータ７を用いた
場合の回路例を示す回路図である。すなわち基準
調節器として、複数個の固定インピーダンス８と
切換スイツチ９（S1〜Ｓo）から成る回路を用い
ており、マイクロコンピユータ７からの制御指令
により、スイツチS1〜Ｓoの中の一つを選ぶこと
により、基準出力として、E1〜Ｅoの中の一つを
選んで出力することができる。回路動作は第３図
について述べた所と同一であるから、その説明は
省略する。
回路２、の具体的回路例を示すと共に、演算制御
回路１１としてマイクロコンピユータ７を用いた
場合の回路例を示す回路図である。すなわち基準
調節器として、複数個の固定インピーダンス８と
切換スイツチ９（S1〜Ｓo）から成る回路を用い
ており、マイクロコンピユータ７からの制御指令
により、スイツチS1〜Ｓoの中の一つを選ぶこと
により、基準出力として、E1〜Ｅoの中の一つを
選んで出力することができる。回路動作は第３図
について述べた所と同一であるから、その説明は
省略する。
尚、別の実施例としては、第３図または第４図
において、スイツチS0を検出器１への供給電源側
に設けたものを考えることができるが、これでも
良いことは明らかである。
において、スイツチS0を検出器１への供給電源側
に設けたものを考えることができるが、これでも
良いことは明らかである。
本発明によれば、データ信号をAD変換して検
出する際の量子化誤差を大きくすることなく、簡
単で安価な回路を用いてAD変換器１の入力範囲
を拡大することができると同時に、データ信号の
検出（取得）が頻繁に行なわれる場合にも、オフ
セツトとの比較の基準となる基準値の大きさを強
制的に変えたとき生じるデータ検出誤差をなくす
ことができるという利点がある。
出する際の量子化誤差を大きくすることなく、簡
単で安価な回路を用いてAD変換器１の入力範囲
を拡大することができると同時に、データ信号の
検出（取得）が頻繁に行なわれる場合にも、オフ
セツトとの比較の基準となる基準値の大きさを強
制的に変えたとき生じるデータ検出誤差をなくす
ことができるという利点がある。
第１図は本発明者等の別途提案にかかるデータ
信号検出方式を示すブロツク図、第１Ａ図は第１
図における検出器１の具体例を示す回路図、第２
図は第１図における基準調節器５と差動回路２の
具体例を示した第１図と同様な回路図、第３図は
本発明の一実施例を示すブロツク図、第４図は第
３図における基準調節器５と差動回路２の具体例
を示した第３図と同様な回路図、である。 符号説明 １…信号検出器、２…差動回路、３
…AD変換器、４…演算制御回路、５…基準調節
器、６…メモリ、７…マイクロコンピユータ、８
…固定インピーダンス、９…スイツチ、１０…測
定素子、１１…可変インピーダンス。
信号検出方式を示すブロツク図、第１Ａ図は第１
図における検出器１の具体例を示す回路図、第２
図は第１図における基準調節器５と差動回路２の
具体例を示した第１図と同様な回路図、第３図は
本発明の一実施例を示すブロツク図、第４図は第
３図における基準調節器５と差動回路２の具体例
を示した第３図と同様な回路図、である。 符号説明 １…信号検出器、２…差動回路、３
…AD変換器、４…演算制御回路、５…基準調節
器、６…メモリ、７…マイクロコンピユータ、８
…固定インピーダンス、９…スイツチ、１０…測
定素子、１１…可変インピーダンス。
Claims (1)
- １ データ信号がオフセツト値に重畳された形で
検出される信号検出器と、可変基準電圧を発生す
る基準電圧発生源と、前記信号検出器からの検出
出力と基準電圧発生源からの或る基準電圧を比較
してその差動信号を出力する差動回路と、該差動
回路からの差動信号をデイジタル値に変換して出
力するアナログ・デイジタル変換器と、該変換出
力であるデイジタル値を入力される演算制御回路
と、前記変換出力であるデイジタル値を記憶する
メモリと、を有して成り、先ずデータ信号を零と
して前記信号検出器からオフセツト値を検出し、
該オフセツト値と前記基準電圧発生源からの基準
電圧を比較し、その差動信号をデイジタル値に変
換して前記メモリにオフセツト・データとして記
憶させた後、データ信号を発生させて前記信号検
出器からデータ信号とオフセツト値の重畳信号を
検出し、該重畳信号と前記基準電圧発生源からの
基準電圧を比較し、その差動信号をデイジタル値
に変換して重畳信号データとした後、前記演算制
御回路において、前記メモリに記憶されているオ
フセツト・データを読み出して重畳信号データか
ら減算し、その結果をデータ信号のデイジタル値
として出力するようにすると共に、前記演算制御
回路が前記差動回路からの差動信号の大小を吟味
しており、該差動信号の大きさが前記アナログ・
デイジタル変換器における変換可能範囲内に納ま
らなくなつたと判断したとき、前記基準電圧発生
源へ指令を送出してそこから発生される基準電圧
の大きさを可変制御することにより、前記差動信
号が常に前記変換可能範囲内に納まるようにした
データ信号検出方式において、データ信号の検出
動作開始に先立ち、前記信号検出器の出力をオフ
にした状態で、前記基準電圧発生源から発生可能
なすべての大きさの基準電圧を順次発生させ、該
基準電圧毎のアナログ・デイジタル変換値を前記
メモリに記憶した後、データ信号の検出動作を開
始し、前記演算制御回路による前記基準電圧の可
変制御が行なわれたとき、メモリに記憶れている
前記基準電圧毎の変換値データを用いて、当該基
準電圧に対応して必要な前記オフセツト・データ
を作成して用いるようにしたことを特徴とするデ
ータ信号検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16634881A JPS5868153A (ja) | 1981-10-20 | 1981-10-20 | デ−タ信号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16634881A JPS5868153A (ja) | 1981-10-20 | 1981-10-20 | デ−タ信号検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868153A JPS5868153A (ja) | 1983-04-22 |
| JPS6136649B2 true JPS6136649B2 (ja) | 1986-08-19 |
Family
ID=15829706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16634881A Granted JPS5868153A (ja) | 1981-10-20 | 1981-10-20 | デ−タ信号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868153A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192848A (ja) * | 1986-02-20 | 1987-08-24 | Brother Ind Ltd | アナログ入力ポ−トを備えた中央処理制御回路 |
-
1981
- 1981-10-20 JP JP16634881A patent/JPS5868153A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868153A (ja) | 1983-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232972B2 (en) | Touch position detector of capacitive touch panel and method for detecting the touch position | |
| JPWO2006132235A1 (ja) | ロードセル式電子天びん | |
| US5109533A (en) | Method and apparatus for cancelling noise in a received signal by signal subtraction | |
| US4847548A (en) | Signal conditioner for a linear variable differential transformer | |
| JP2014235479A (ja) | タッチ入力装置、タッチ入力補正方法、およびコンピュータプログラム | |
| EP0536667A1 (en) | Analogue signal processor | |
| JPS6136649B2 (ja) | ||
| JPS6213687B2 (ja) | ||
| JPH0664678B2 (ja) | アナログ入力装置 | |
| JPS6136648B2 (ja) | ||
| JPS62218813A (ja) | 圧力検出装置 | |
| JP3231182B2 (ja) | 操作入力装置 | |
| JP2967567B2 (ja) | 電気マイクロメータ | |
| JPH1021001A (ja) | 座標入力装置 | |
| JPH0739123U (ja) | Ａｄ変換装置 | |
| CN117906481A (zh) | 光电传感器信号线性化处理方法及相关设备 | |
| JPH0835891A (ja) | 力覚センサ | |
| JP3009345B2 (ja) | 検出範囲が外部から設定される測定器及びそれを使用した自動加工システム | |
| JP2001012939A (ja) | 計測装置 | |
| JPH0427568B2 (ja) | ||
| JPH0458615A (ja) | アナログ信号の零点及びスパン調整装置 | |
| JP2000338142A (ja) | デジタル測定方法と装置 | |
| JPH05265629A (ja) | 筆圧検出ペン | |
| JPS6371706A (ja) | サ−ボ制御装置 | |
| JPH0641178Y2 (ja) | スケール変換装置 |