JPS6136268B2 - - Google Patents
Info
- Publication number
- JPS6136268B2 JPS6136268B2 JP4461179A JP4461179A JPS6136268B2 JP S6136268 B2 JPS6136268 B2 JP S6136268B2 JP 4461179 A JP4461179 A JP 4461179A JP 4461179 A JP4461179 A JP 4461179A JP S6136268 B2 JPS6136268 B2 JP S6136268B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation
- formula
- key
- formulas
- calculation formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 208000033991 Device difficult to use Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
Description
本発明は複数の計算式を記憶する機能を持つ電
子式計算機に関するものである。 従来、この種の計算機において、プログラム分
割機能のないものは、記憶させた計算式を実行す
る際それぞれの計算式における計算結果が表示さ
れるものの、これら表示された数値がどの計算式
に対応するものか知ることができない。従つて、
計算式が多数に及ぶ場合は、使用者が自分でそれ
を判断する必要があり、非常に煩わしくひいては
誤操作をするということも多かつた。分割機能を
有するものでは、各計算式にラベル（番号）をつ
けるため、分割機能がないもののような欠点はな
いが、この分割を行なうためのキーボタンやそれ
に伴う複雑な回路構成が必要で装置サイズを大き
くし高価格にもなつた。また、計算式を実行する
際、各計算式についてそれぞれラベルを指定して
やる必要があり、例えば２次方程式の根を求める
計算式のように常時ペアでその値が存在する場合
も、キー操作によるラベル指定が必要で甚だ面倒
であつた。 本発明は、式記憶モードで複数の計算式を記憶
する際、各計算式に対応するラベルをつけなくて
も、式実行モードにおいて、各計算式における計
算結果を表示するとともに、同時にその計算結果
が何番目の計算式に対応するものであるかを表示
するものであつて、上述したような従来の欠点を
解消する。 以下図面に従つて本発明の一実施例を説明す
る。 第１図に本実施例における電子式計算機の要部
平面図を示す。キー部１において、□０〜□９は数値
キー、□・は小数点キー、□＋□−□×□÷は四則計算
キ
ー、□＝はイコールキー、□Ａ□Ｂ□Ｃ□Ｄは変数指示
キ
ー、
子式計算機に関するものである。 従来、この種の計算機において、プログラム分
割機能のないものは、記憶させた計算式を実行す
る際それぞれの計算式における計算結果が表示さ
れるものの、これら表示された数値がどの計算式
に対応するものか知ることができない。従つて、
計算式が多数に及ぶ場合は、使用者が自分でそれ
を判断する必要があり、非常に煩わしくひいては
誤操作をするということも多かつた。分割機能を
有するものでは、各計算式にラベル（番号）をつ
けるため、分割機能がないもののような欠点はな
いが、この分割を行なうためのキーボタンやそれ
に伴う複雑な回路構成が必要で装置サイズを大き
くし高価格にもなつた。また、計算式を実行する
際、各計算式についてそれぞれラベルを指定して
やる必要があり、例えば２次方程式の根を求める
計算式のように常時ペアでその値が存在する場合
も、キー操作によるラベル指定が必要で甚だ面倒
であつた。 本発明は、式記憶モードで複数の計算式を記憶
する際、各計算式に対応するラベルをつけなくて
も、式実行モードにおいて、各計算式における計
算結果を表示するとともに、同時にその計算結果
が何番目の計算式に対応するものであるかを表示
するものであつて、上述したような従来の欠点を
解消する。 以下図面に従つて本発明の一実施例を説明す
る。 第１図に本実施例における電子式計算機の要部
平面図を示す。キー部１において、□０〜□９は数値
キー、□・は小数点キー、□＋□−□×□÷は四則計算
キ
ー、□＝はイコールキー、□Ａ□Ｂ□Ｃ□Ｄは変数指示
キ
ー、
【式】はクリアーキー、（ ）はカツコキ
ー、□，は記憶式の区切り指示キー、
【式】は記憶式の実行スタートキーであ
る。スイツチ２はモードを切換えるもので、式記
憶モード〔PRO〕と記憶式実行モード〔RUN〕
を択一的に切換える。表示部３は、ここでは記憶
式のうち１番目のものを実行した計算結果を表示
している例を示している。なお、表示部３の
「ANS」は表示された数値が計算結果であること
を示すシンボルマークで、記憶式の番号を示す
「１」などの数値と同時にこのようなシンボルマ
ークも表示するようにすれば更に使い勝つてがよ
い。 第２図に要部ブロツクダイヤグラムを示す。キ
ー部１、モード切換スイツチ２、表示部３は上述
したとおりであり、更に、各種制御を行なう中央
演算処理回路４、計算式を記憶する式記憶メモリ
ー回路５、式記憶メモリー回路５のアドレスカウ
ンタ６、記憶式の実行時セツトされるフリツプフ
ロツプ７、実行された計算式が何番目のものであ
るか計数するカウンタ８、計算結果を蓄える演算
結果記憶レジスタ９及び表示バツフア１０等を備
えている。 式記憶モード、すなわちモード切換スイツチ２
が〔PRO〕の位置にあるとき、キー部１におい
てキー操作すると、キー信号は中央演算処理回路
４に送られコード信号に変換して順次式記憶メモ
リー回路５に記憶される。アドレスカウンタ６は
キー信号が入力される度にカウントアツプされ記
憶すべきアドレスを指定する。記憶例は例えば第
３図のとおりであり、上段１１にアドレス、下段
１２に記憶式の内容を示している。 次にモード切換スイツチ２を切換えて
〔RUN〕の位置にすると式実行モードとなり、
憶モード〔PRO〕と記憶式実行モード〔RUN〕
を択一的に切換える。表示部３は、ここでは記憶
式のうち１番目のものを実行した計算結果を表示
している例を示している。なお、表示部３の
「ANS」は表示された数値が計算結果であること
を示すシンボルマークで、記憶式の番号を示す
「１」などの数値と同時にこのようなシンボルマ
ークも表示するようにすれば更に使い勝つてがよ
い。 第２図に要部ブロツクダイヤグラムを示す。キ
ー部１、モード切換スイツチ２、表示部３は上述
したとおりであり、更に、各種制御を行なう中央
演算処理回路４、計算式を記憶する式記憶メモリ
ー回路５、式記憶メモリー回路５のアドレスカウ
ンタ６、記憶式の実行時セツトされるフリツプフ
ロツプ７、実行された計算式が何番目のものであ
るか計数するカウンタ８、計算結果を蓄える演算
結果記憶レジスタ９及び表示バツフア１０等を備
えている。 式記憶モード、すなわちモード切換スイツチ２
が〔PRO〕の位置にあるとき、キー部１におい
てキー操作すると、キー信号は中央演算処理回路
４に送られコード信号に変換して順次式記憶メモ
リー回路５に記憶される。アドレスカウンタ６は
キー信号が入力される度にカウントアツプされ記
憶すべきアドレスを指定する。記憶例は例えば第
３図のとおりであり、上段１１にアドレス、下段
１２に記憶式の内容を示している。 次にモード切換スイツチ２を切換えて
〔RUN〕の位置にすると式実行モードとなり、
【式】キーによりアドレスカウンタ６を初期状
態とした後、
【式】キーを操作すれば計
算式の実行が開始される。このとき、フリツプフ
ロツプ７がセツトされ計算式の実行状態を記憶す
るとともにカウンタ８は０の状態にクリアーされ
る。そして、アドレスカウンタ６が順次カウント
アツプし、この内容に従つて式記憶メモリー回路
５から計算式の各コードが中央演算処理回路４に
読込まれ、中央演算処理回路４ではこれにより各
部を制御して所定の演算を実行していく。なお、
Ａ，Ｂ，Ｃ，Ｄ等の変数は、この式実行中にハル
ト命令形式または対話形式などによつて適宜キー
部１から入力される。 式記憶メモリー回路５から式を区切る「，」の
コードが読出されると、計算結果表示状態とな
り、演算結果記憶レジスタ９に蓄えられた計算結
果が表示バツフア１０に送られ表示部３で表示さ
れる。このとき、同時に、中央演算処理回路４で
は計算結果の表示であることを示すコード、本実
施例では「ANS」という文字コードが発生し表
示バツフア１０に送られるとともに、「，」コード
の検出によりカウンタ８を１つカウントアツプし
てその内容も表示バツフア１０に送られる。これ
らにより表示部３では第１図に図示するような第
１番目の計算式に対応する表示が行なわれる。 更に続いて
ロツプ７がセツトされ計算式の実行状態を記憶す
るとともにカウンタ８は０の状態にクリアーされ
る。そして、アドレスカウンタ６が順次カウント
アツプし、この内容に従つて式記憶メモリー回路
５から計算式の各コードが中央演算処理回路４に
読込まれ、中央演算処理回路４ではこれにより各
部を制御して所定の演算を実行していく。なお、
Ａ，Ｂ，Ｃ，Ｄ等の変数は、この式実行中にハル
ト命令形式または対話形式などによつて適宜キー
部１から入力される。 式記憶メモリー回路５から式を区切る「，」の
コードが読出されると、計算結果表示状態とな
り、演算結果記憶レジスタ９に蓄えられた計算結
果が表示バツフア１０に送られ表示部３で表示さ
れる。このとき、同時に、中央演算処理回路４で
は計算結果の表示であることを示すコード、本実
施例では「ANS」という文字コードが発生し表
示バツフア１０に送られるとともに、「，」コード
の検出によりカウンタ８を１つカウントアツプし
てその内容も表示バツフア１０に送られる。これ
らにより表示部３では第１図に図示するような第
１番目の計算式に対応する表示が行なわれる。 更に続いて
【式】キーを操作すれば、
先の式に続くいわゆる第２の計算式が実行され、
再び「，」コードが中央演算処理回路４に読込ま
れると、この計算結果を含めて、「ANS」という
文字コードが表示バツフア１０に送られ、またカ
ウンタ９はカウントアツプして「２」という計算
式の番号を示す数値が表示バツフア１０に送ら
れ、表示部３では ANS ２＝…… というように表示される。 以下、任意数の計算式が続いても同様にして、
計算結果と、計算結果の表示であることを示すシ
ンボルマークと、何番目の計算式に対応するもの
であるかを示す数値とが表示される。 以上のように本発明は、記憶された複数の計算
式の区切りを検出し、この区切りを計数して実行
された計算式の計算結果と区切の計数値を同時に
表示するものであり、記憶時には各計算式にラベ
ルを付けてやる必要がなく、その式の実行時それ
らの計算結果が何番目の計算式に対応するもので
あるか容易に確認でき、また回路構成も複雑にな
ることがなく、操作の簡単な有用な電子式計算機
を提供できる。なお、上述した実施例のように計
算結果の表示であることを示すシンボルマークも
同時に表示するようにすれば更に使い勝手がよく
便利である。
再び「，」コードが中央演算処理回路４に読込ま
れると、この計算結果を含めて、「ANS」という
文字コードが表示バツフア１０に送られ、またカ
ウンタ９はカウントアツプして「２」という計算
式の番号を示す数値が表示バツフア１０に送ら
れ、表示部３では ANS ２＝…… というように表示される。 以下、任意数の計算式が続いても同様にして、
計算結果と、計算結果の表示であることを示すシ
ンボルマークと、何番目の計算式に対応するもの
であるかを示す数値とが表示される。 以上のように本発明は、記憶された複数の計算
式の区切りを検出し、この区切りを計数して実行
された計算式の計算結果と区切の計数値を同時に
表示するものであり、記憶時には各計算式にラベ
ルを付けてやる必要がなく、その式の実行時それ
らの計算結果が何番目の計算式に対応するもので
あるか容易に確認でき、また回路構成も複雑にな
ることがなく、操作の簡単な有用な電子式計算機
を提供できる。なお、上述した実施例のように計
算結果の表示であることを示すシンボルマークも
同時に表示するようにすれば更に使い勝手がよく
便利である。
第１図は本発明の一実施例を示す要部平面図、
第２図は要部ブロツクダイヤグラム、第３図は第
２図要部回路の記憶例を示す図である。 １…キー部、３…表示部、４…中央演算処理回
路、５…式記憶メモリー回路、８…カウンタ、９
…演算結果記憶レジスタ、１０…表示バツフア。
第２図は要部ブロツクダイヤグラム、第３図は第
２図要部回路の記憶例を示す図である。 １…キー部、３…表示部、４…中央演算処理回
路、５…式記憶メモリー回路、８…カウンタ、９
…演算結果記憶レジスタ、１０…表示バツフア。
Claims (1)
- １ 複数の計算式を記憶する機能を持つ電子式計
算機において、記憶させた順に前記複数の計算式
を順次実行する手段、該各計算式の実行において
それぞれ計算の結果を表示する手段、及び前記記
憶された複数の計算式の区切りを検出し該区切り
を計数して前記計算結果と同時に前記計数値を表
示する手段とを備えてなることを特徴とする電子
式計算機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4461179A JPS55135959A (en) | 1979-04-11 | 1979-04-11 | Electronic computer |
| US06/138,910 US4334279A (en) | 1979-04-11 | 1980-04-11 | Display device for electronic calculators or the like |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4461179A JPS55135959A (en) | 1979-04-11 | 1979-04-11 | Electronic computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55135959A JPS55135959A (en) | 1980-10-23 |
| JPS6136268B2 true JPS6136268B2 (ja) | 1986-08-18 |
Family
ID=12696229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4461179A Granted JPS55135959A (en) | 1979-04-11 | 1979-04-11 | Electronic computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55135959A (ja) |
-
1979
- 1979-04-11 JP JP4461179A patent/JPS55135959A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55135959A (en) | 1980-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718029A (en) | Display device for a programmable electronic calculator | |
| US4703414A (en) | Programmable controller | |
| US4811257A (en) | Electronic calculator having means for directly inputting variables into a prestored and displayed equation | |
| US4954977A (en) | Pedagogic calculating machine for arithmetic instruction | |
| US4887251A (en) | World timepiece | |
| JPS5846028B2 (ja) | 表示方式 | |
| JPS6136268B2 (ja) | ||
| US4321688A (en) | Electronic equipment capable of statistic processing | |
| US5150316A (en) | Electronic apparatus | |
| JP2984770B2 (ja) | 電子時計 | |
| JPS6356581B2 (ja) | ||
| EP0483368A1 (en) | Method of searching sequence program | |
| JP2543215Y2 (ja) | 論理回路シミユレーシヨン波形表示装置 | |
| JP2595045B2 (ja) | タッチパネル入力装置 | |
| JPH06168104A (ja) | 電子式計算機 | |
| JPS6321939B2 (ja) | ||
| JP3684640B2 (ja) | 自動販売機の表示装置 | |
| JPH0425553B2 (ja) | ||
| JPH021627Y2 (ja) | ||
| JPH0124660Y2 (ja) | ||
| JPH0746258B2 (ja) | 電子学習機 | |
| JPS6016948Y2 (ja) | セグメント形表示装置 | |
| JPS59140556A (ja) | 表示制御方式 | |
| JPS6346868B2 (ja) | ||
| JPS63142418A (ja) | コメント表示装置 |