JPS6135570B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、コンピユータの外部記憶装置として
使用される磁気デイスク装置に、データの書き込
みを行ない、或いは磁気デイスクに記憶されたデ
ータの読み出しを行なうアクセス方式に関するも
のである。

最近の磁気デイスク装置では、小荷重ヘツドに
よるコンタクトスタート・ストツプ構造が採用さ
れている。この構造は、よく知られているよう
に、多数のヘツドがダイオードマトリツクスを介
して各１個の駆動用書き込みアンプ、読み出しア
ンプを共有している。

かかるアンプの共有化は、回路を簡素化するう
えできわめて有用であるが、一般に書き込み動作
後の読み出しアンプの波形は、数μ秒の間不安定
な状態となる問題がある。このため、データの書
き込みを行なつた後、数μ秒の間は読み出しが行
なえず、デイスクのデータフオーマツトを高密度
に構成した場合は、次の物理セクタのアドレスが
読めない可能性がある。このことは、順位の連続
した物理セクタに連続したデータを書き込む場合
には、最初の物理セクタにデータを書き込んだ
後、一回転デイスクを回転させたのち、はじめて
次の物理セクタへのデータの書き込みが可能とな
ることを意味し、処理の高速化を図るうえで大き
なネツクとなる。かかる不都合を軽減するととも
に、記録密度の低下をもたらすことのない方式と
して、いわゆるインターリーブセクタ方式が採用
されている。

このインターリーブセクタ方式は、物理セクタ
アドレスｎ個ごと（ｎは１以上の自然数）に連続
した論理セクタアドレスを対応させる方式をい
い、ｎを１とした場合について具体的に説明する
〓〓〓〓
と、第１図に示すように、デイスクの１回転目に
は、物理セクタアドレス１，３，５，７の物理セ
クタ□１，□３，□５，□７に、論理セクタアドレス１
，
２，３，４の論理セクタ，，，を順次に
書き込み、２回転目に、残りの物理セクタ□２，
□４，□６，□８に論理セクタ，，，を書き込
むようにしたものである。

しかしながら、インターリーブセクタ方式で
は、デイスク１トラツク分の連続したデータを読
み書きするためには、少なくともデイスク２回転
分の時間が必要となり、磁気デイスク装置の動作
速度が見かけ上、1/2以下になることを意味し、
磁気デイスク装置に対して要求されている処理速
度の高速化という課題は依然として解決されてい
ない。

本発明は、かかる問題に鑑みてなされたもので
あつて、インターリーブセクタ方式とは異なる書
き込み方式を採用することによつて、連続した１
トラツク分のデータをデイスクの一回転で読み出
せるようにした磁気デイスク装置のアクセス方式
を提供することを目的としている。

以下、より具体的に図示の実施例について本発
明を説明する。

第２図に示すように、データ処理装置
（CPU）１と磁気デイスク装置３との間のデータ
の読み書きを制御するデイスクコントローラ２
は、データの読み書きを制御する制御部２１を備
えるとともに、この制御部２１にバスライン２５
を介して接続されたDMAインターフエース装置
２２、バツフアメモリ２３、デイスクインターフ
エース装置２４を備えている。

上記DMAインターフエース装置２２はダイレ
クト・メモリ・アクセスとして一般に知られてい
るもので、データ処理装置１内のメモリと、バツ
フアメモリ２３との複数バイトのデータを直接的
に送受する。また、バツフアメモリ２３は、好ま
しくは磁気デイスク装置３の全セクタ分に相当す
る容量を有し、バツフアメモリ２３に一旦アクセ
スしたデータはデイスクインターフエース２４を
介して磁気デイスク装置３に送る。

これらの各ブロツク２２，２３，２４を制御す
る制御部２１は、第３図Ｉ〜Ｖに具体例をもつて
示すように、データの読み書きを制御する。

即ち、第３図Ｉに示すように、データ処理装置
１から４セクタ分のデータ，，，がデイ
スクコントローラ２のバツフアメモリ２３に送ら
れると、バツフアメモリ２３は、その送り順序に
したがつて一旦メモリする。第３図に示すよう
に、４つの物理セクタ□１，□２，□３，□４を有する
磁
気デイスク３ａへのデータ書き込みに際しては、
磁気デイスク３ａの１回転目において、アドレス
順位１，３の物理セクタ□１，□３に、論理セクタア
ドレス１，３のセクタデータ，を順序に書き
込み、次いで、第３図に示すように、磁気デイ
スク３ａの２回転目では、残りの物理セクタ□２，
□４に夫々セクタデータ，を順次に書き込む。

この書き込み方式では、連続した物理セクタに
連続したセクタデータが書き込まれることとな
り、その結果、第３図に示すように、磁気デイ
スク３ａからのデータの読み出しは、磁気デイス
ク３ａの１回転の間に論理セクタアドレスの連続
したセクタデータ，，，をそのアドレス
順に連続して行なえ、バツフアメモリ２３に読み
出したデータは、第３図Ｖに示すように、データ
処理装置１にそのまゝ転送することができるので
ある。

次に、上記制御部２１の構成を第４図にしたが
つてより具体的に説明する。

バツフアメモリ２３は、前述したように、磁気
デイスク装置３の各セクタに一対一に対応した記
憶エリアを有しており、このバツフアメモリ２３
はアドレス回路４１によつてアドレスされ、
DMAインターフエース装置２２から転送されて
くるデータを一時的に記憶する。上記アドレス回
路４１はアドレスポインタ４２のアドレスデータ
によつてアドレス制御する。

一方、バツフアメモリ２３に記憶された１バイ
トのデータは、書き込みに際して、両方向性のレ
ジスタ４７に転送し、さらにパラレルシリアル変
換回路４８でシリアルデータに変換されて、磁気
デイスク装置３から出力されるビツト単位のクロ
ツク信号に同期して磁気デイスク装置３への書き
込みを行なう。

磁気デイスク装置３は、ビツトごとのクロツク
信号の他に、書き込みのスタート位置を示すイン
デツクスクロツクと、各物理セクタごとに出力す
るセクタクロツクを出力している。上記ビツトク
ロツクはビツトカウンタ４９に入力し、１バイト
〓〓〓〓
ごとに出力信号をアドレスポインタ４２、バイト
カウンタ４３に出力する。また、インデツクスク
ロツクは、セクタカウンタ５０をリセツトし、さ
らに、セクタクロツクは、セクタカウンタ５０に
よつてカウントする。従つて、セクタカウンタ５
０の出力は、書き込み中の物理セクタのセクタ位
置を示すこととなる。

即ち、書込み時には、少なくとも１以上の物理
セクタをあけて書込む関係上、論理セクタと物理
セクタの対応関係を知る必要があり、この対応関
係の検出にセクタカウンタ５０の出力が使用され
る。

上記バイトカウンタ４３は、磁気デイスク装置
３に書き込んだバイト数を計数し、１つのセクタ
の容量（例えば256バイト）に達するとセクタ完
了信号を出力する。このセクタ完了信号は、バツ
フアメモリ２３の各セクタに対応するエリアの先
頭アドレスを記憶しているアドレススタツク４５
のゲート回路４６に印加され、ゲート回路４６は
アドレススタツク４５のアドレスデータをアドレ
スポインタ４２に供給するとともに、セクタカウ
ンタ５０の出力に応じたアドレス値を送出する。

次に、第５図に示すフローチヤートに従つて上
記デイスクコントローラ２の作用を説明する。

いま、磁気デイスク装置３への書き込み指令信
号が出力されると、アドレススタツク４５よりア
ドレスポインタ４２に物理セクタ□１に対応するア
ドレス値１を転送し、またバイトカウンタ４３に
は２５６をセツトする。このアドレス値１はセク
タカウンタ５０の出力値と比較され、セクタカウ
ンタ５０の出力値と一致したときに、アドレスポ
インタ４２によつてアドレス回路４１をアドレス
制御し、このアドレス制御にしたがつて、バツフ
アメモリ２３は、メモリしているセクタデータの
うち論理セクタアドレス１のセクタデータをそ
の先頭からレジスタ４７に出力し、パラレルシリ
アル変換回路４８を介して、シリアルデータとし
てビツトクロツクに同期して物理セクタ□１に書き
込む。

この場合、１バイトのデータの書き込みが完了
すると、アドレスポインタ４２を１増加し、さら
にバイトカウンタ４３を１カウントする。そし
て、バイトカウンタ４３の計数値が２５６に達す
ると、物理セクタ□１への書き込みが完了し、次の
セクタへの書き込みに移行する。

バイトカウンタ４３のセクタ完了信号を受けて
アドレススタツク４５は、次に書き込みを行なう
べき物理セクタ□３に対応するアドレス値をアドレ
スポインタ４２に転送し、さらに、バイトカウン
タ４３に２５６をセツトしたうえで、セクタカウ
ンタ５０が物理セクタアドレス３をカウントする
まで待つ。物理セクタ□３の位置まで磁気デイスク
３ａが回転すると、バツフアメモリ２３のセクタ
データが読み出され、前述したと同様、物理セ
クタ□３への書き込みが行なわれる。

したがつて、磁気デイスク３ａの最初の１回転
では、物理セクタ□１，□３に夫々セクタデータ，
が書き込まれる。

次の磁気デイスク３ａの１回転では、上記と同
様のプロセスで、物理セクタ□２，□４に夫々セクタ
データ，が書き込まれ、データの書き込みを
完了する。

上記の書き込みの結果、磁気デイスク３ａの連
続した物理セクタ□１，□２，□３，□４には、アドレ
ス
順位が連続したデータ，，，が書き込ま
れるので、データの読み出しは、磁気デイスク３
ａの１回転で連続して行なえ、１回転で完了する
ことができる。

また、読み出し時には、連続した物理セクタに
連続したセクタデータが書き込まれていることか
ら、この読出しを連続して行なわせることがで
き、書込み動作から読出し動作への切替動作がな
く、このため、アンプに数μ秒の不安定な期間が
生じることはない。

なお、上記の具体例では、４個の物理セクタに
ついての書き込みについて説明したが、物理セク
タの数がこれに限られるものではなく、また、２
個以上の物理セクタを飛ばして書き込みを行なう
場合にも適用しうることはいうまでもない。いず
れにしろ、本発明によれば、全セクタ分のデータ
の読み出しは磁気デイスクの一回転で行なえる。

また、上記の実施例では、物理セクタのアドレ
スとデータの論理アドレスとを一致させたが、本
発明はこれに限られるものではなく、両方のアド
レスがサイクリツクな対応関係を有するものであ
ればよく、さらに、書き込みの順序も、例えば□２
□４−□３−□１といつたように、書き込み準備が完了
した時点のセクタ位置より書き込みを開始するよ
〓〓〓〓
うにしてもよい。

さらにまた、上記の実施例では、全セクタ分の
容量を有するバツフアメモリ２３によつてデータ
処理装置１と磁気デイスク装置３との間のデータ
の送受を行なつたが、バツフアメモリ１に１セク
タ分の容量を設け、上記の如き順序（前記具体例
にしたがえば、−−−の順序）でセクタ
ごと読み出して、データの書き込みを行なうよう
にしてもよい。

以上の説明から明らかなように、本発明は、磁
気デイスクの物理セクタアドレスと論理セクタア
ドレスとが連続した対応関係を有するように、デ
ータの書き込みを行なうようにした磁気デイスク
装置のアクセス方式を提供するものであつて、本
発明によれば、従来のインターリーブセクタ方式
に比して、書き込み速度は同じであるが、読み出
し速度は少なくとも２倍以上とすることができ、
よつて処理の高速化の要請に有効に応えることが
できる効果が得られる。

【図面の簡単な説明】

第１図は従来のインターリーブセクタ方式を示
す平面説明図、第２図は本発明に係るアクセス装
置の概略ブロツク図、第３図Ｉ〜Ｖは本発明に係
るデータの書き込み、読み出し方式を図式化して
示す各プロセス説明図、第４図は第２図の制御部
２１の具体的な回路図、第５図は第４図に示す回
路の動作を示すフローチヤートである。 １……データ処理装置、２……デイスクコント
ローラ、２１……制御部、２２……DMAインタ
ーフエース、２３……バツフアメモリ、２４……
デイスクインターフエース、３……磁気デイスク
装置、３ａ……磁気デイスク、□１，□２，………，
□８……物理セクタ、，，………，……セク
タデータ。 〓〓〓〓

Claims (1)

1. 【特許請求の範囲】 １ 主演算装置等によつて与えられ、磁気デイス
   クの物理セクタ数に等しい個数の連続した論理セ
   クタアドレスを有する１トラツク分のデータを、
   磁気デイスクを所定回転数ｎ（ｎは２以上の正の
   整数）だけ回転させる間に、リード・ライト共通
   のアンプを介して磁気デイスクに書き込むように
   した磁気デイスク装置のアクセス方式であつて、 上記１トラツク分のデータを（ｎ−１）論理セ
   クタおきの論理セクタアドレスを有する計ｎ個の
   組に組分けし、磁気デイスクには、（ｎ−１）物
   理セクタおきに書き込むようにし、第１組のデー
   タの書き込みを終了すると、第１組の最初のデー
   タの書き込みが行なわれた物理セクタの次位のア
   ドレスから第２組の書き込みを開始するというよ
   うに、次位の組のデータの書き込みを前回の書き
   込みから１物理セクタだけずらせて行なうように
   し、磁気デイスクをｎ回転させる間に、データの
   論理セクタアドレスと磁気デイスクに格納された
   データの物理セクタアドレスとが少なくともサイ
   クリツクな順序関係を保つてデータの書き込みを
   完了するようにしたことを特徴とする磁気デイス
   ク装置のアクセス方式。