JPS613404A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS613404A JPS613404A JP59123169A JP12316984A JPS613404A JP S613404 A JPS613404 A JP S613404A JP 59123169 A JP59123169 A JP 59123169A JP 12316984 A JP12316984 A JP 12316984A JP S613404 A JPS613404 A JP S613404A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- polycrystalline silicon
- silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、半導体基板上に
被着された絶縁層に形成されたコンタクトホールを通じ
て半導体基板と配線層を接続する方法に関する。
被着された絶縁層に形成されたコンタクトホールを通じ
て半導体基板と配線層を接続する方法に関する。
近年半導体装置の高集積化、高密度化に伴い、素子の微
細化に従ってコンタクトホールも小さくなり、しかも絶
縁層はあまり薄くできないためコンタクトホールの形状
は開口幅に比し深さが大きくなり、配線層被着に際し段
差被覆が悪くなり半導体装置の信頼性を著しく阻害する
。
細化に従ってコンタクトホールも小さくなり、しかも絶
縁層はあまり薄くできないためコンタクトホールの形状
は開口幅に比し深さが大きくなり、配線層被着に際し段
差被覆が悪くなり半導体装置の信頼性を著しく阻害する
。
第２図は従来例により、半導体基板上の絶縁層に開口さ
れたコンタクトホールに配線層を被着した状態を示す断
面図である。
れたコンタクトホールに配線層を被着した状態を示す断
面図である。
第２図ｆａｔにおいて、ｌは半導体基板で珪素基板を用
い、その上に絶縁層２として燐珪酸ガラス（Ｐ Ｓ Ｇ
）を厚さ約１μｍ成長し、ここに開口されたコンタクト
ホールを覆って、配線層３としてアルミニウム（ＡＩ）
を被着した状態を示す。
い、その上に絶縁層２として燐珪酸ガラス（Ｐ Ｓ Ｇ
）を厚さ約１μｍ成長し、ここに開口されたコンタクト
ホールを覆って、配線層３としてアルミニウム（ＡＩ）
を被着した状態を示す。
第２図（ｂ）において、配線層３の被着時に、段差部に
極く僅かの庇が１時的にでも生ずると、庇は配線層３の
被着の進行に従って大きく成長して、段差部に深い亀裂
を生ずるようになる。これを防止するため絶縁層２をメ
ルトフローして開口部の肩をなだらかにしているが、開
口幅が小さくなった場合は段差被覆が悪くなり、信頼性
を劣化させる。
極く僅かの庇が１時的にでも生ずると、庇は配線層３の
被着の進行に従って大きく成長して、段差部に深い亀裂
を生ずるようになる。これを防止するため絶縁層２をメ
ルトフローして開口部の肩をなだらかにしているが、開
口幅が小さくなった場合は段差被覆が悪くなり、信頼性
を劣化させる。
半導体装置の微細化に伴い、コンタクトホールの形状が
深さに比し開口幅が小さくなると、配線層被着に際し段
差被覆が悪くなり半導体装置の信頼性を著しく阻害する
。
深さに比し開口幅が小さくなると、配線層被着に際し段
差被覆が悪くなり半導体装置の信頼性を著しく阻害する
。
上記問題点の解決は、半導体基板上に絶縁層を被着し、
該半導体基板が表出するように該絶縁層にコンタクトホ
ールを開口する工程と、該コンタクトホールを覆って表
面が平坦になるように多結晶珪素層を被着する工程と、
該多結晶珪素層の該コンタクトホール内の部分を残して
その他の部分を酸化し、該多結晶珪素層の酸化された部
分を除去する工程と、該コンタクトホール内に残った該
多結晶珪素層を覆って配線層を被着する工程とを有する
本発明による半導体装置の製造方法により達成される。
該半導体基板が表出するように該絶縁層にコンタクトホ
ールを開口する工程と、該コンタクトホールを覆って表
面が平坦になるように多結晶珪素層を被着する工程と、
該多結晶珪素層の該コンタクトホール内の部分を残して
その他の部分を酸化し、該多結晶珪素層の酸化された部
分を除去する工程と、該コンタクトホール内に残った該
多結晶珪素層を覆って配線層を被着する工程とを有する
本発明による半導体装置の製造方法により達成される。
本発明によれば、コンタクトホール内に多結晶珪素を埋
め込んで低抵抗化することにより、接触抵抗を増大させ
ることなく、段差被覆を改良して信頼性を向上すること
ができる。
め込んで低抵抗化することにより、接触抵抗を増大させ
ることなく、段差被覆を改良して信頼性を向上すること
ができる。
第１図は本発明により、半導体基板上の絶縁層に開口さ
れたコンタクトホールに配線層を被着した状態を工程順
に示す断面図である。
れたコンタクトホールに配線層を被着した状態を工程順
に示す断面図である。
第１図（ａ）において、１は半導体基板でｎ型珪素基板
を用い、その上に気相成長（ＣＶＤ’）法を用いて絶縁
層２として厚さ約１μｍのＰＳＧと、耐食刻層４として
厚さ０．１ μｍの窒化珪素（Ｓｉ３Ｎ４）層を順次被
着する。
を用い、その上に気相成長（ＣＶＤ’）法を用いて絶縁
層２として厚さ約１μｍのＰＳＧと、耐食刻層４として
厚さ０．１ μｍの窒化珪素（Ｓｉ３Ｎ４）層を順次被
着する。
つぎに通常のりソゲラフイエ程を用いてパターニングし
て、ドライエツチングによりコンタクトホールを形成す
る。
て、ドライエツチングによりコンタクトホールを形成す
る。
つぎにコンタクトホールを覆って基板表面が平坦になる
ように、６２５℃で四水素化珪素（ＳｉＨ＜）のＣＶＤ
により多結晶珪素Ｎ５を被着し、燐イオンＰ１を１６０
ｋｅνで、２ ＸＩＯ”ｃｍ−２程度打ち込み、多結晶
珪素層５を低抵抗化して層抵抗を約２ｏΩ／口にする。
ように、６２５℃で四水素化珪素（ＳｉＨ＜）のＣＶＤ
により多結晶珪素Ｎ５を被着し、燐イオンＰ１を１６０
ｋｅνで、２ ＸＩＯ”ｃｍ−２程度打ち込み、多結晶
珪素層５を低抵抗化して層抵抗を約２ｏΩ／口にする。
第１図（ｂ）において、ウェット０□を用いて１１００
℃で多結晶珪素層５を耐酸化層４の深さまで酸化し、酸
化珪素層６を形成する。このときコンタクトホール内に
は多結晶珪素層５は残る。
℃で多結晶珪素層５を耐酸化層４の深さまで酸化し、酸
化珪素層６を形成する。このときコンタクトホール内に
は多結晶珪素層５は残る。
第１図（Ｃ）において、酸化珪素層６をエツチングによ
り除去し、つぎにコンタクトホール内の多結晶珪素層５
を覆って、配線層３としてＡＩを被着する。
り除去し、つぎにコンタクトホール内の多結晶珪素層５
を覆って、配線層３としてＡＩを被着する。
以上詳細に説明したように本発明によれば、半導体装置
が微細化され、コンタクトホールの形状が深さに比し開
口幅が小さくなっても、コンタクトホール内に低抵抗の
多結晶珪素を埋め込むことにより、配線抵抗を増大する
ことなく、かつ配線層被着に際しての段差被覆が良く半
導体装置の信頼性を向上することができる。
が微細化され、コンタクトホールの形状が深さに比し開
口幅が小さくなっても、コンタクトホール内に低抵抗の
多結晶珪素を埋め込むことにより、配線抵抗を増大する
ことなく、かつ配線層被着に際しての段差被覆が良く半
導体装置の信頼性を向上することができる。
第１図ｔａ）乃至（０）は本発明により、半導体基板上
の絶縁層に開口されたコンタクトホールに配線層を被着
した状態を工程順に示す断面図、第２図（ａ）、 （ｂ
ｌは従来例により、半導体基板上の絶縁層に開口された
コンタクトホールに配線層を被着した状態を示゛す断面
図である。 図において、 １は半導体基板、 ２は絶縁層、 ３は配線層、 ４は耐食刻層、５は多結晶珪
素層、 ６は酸化珪素層を示す。
の絶縁層に開口されたコンタクトホールに配線層を被着
した状態を工程順に示す断面図、第２図（ａ）、 （ｂ
ｌは従来例により、半導体基板上の絶縁層に開口された
コンタクトホールに配線層を被着した状態を示゛す断面
図である。 図において、 １は半導体基板、 ２は絶縁層、 ３は配線層、 ４は耐食刻層、５は多結晶珪
素層、 ６は酸化珪素層を示す。
Claims (1)
- 半導体基板上に絶縁層を被着し、該半導体基板が表出す
るように該絶縁層にコンタクトホールを開口する工程と
、該コンタクトホールを覆って表面が平坦になるように
多結晶珪素層を被着する工程と、該多結晶珪素層の該コ
ンタクトホール内の部分を残してその他の部分を酸化し
、該多結晶珪素層の酸化された部分を除去する工程と、
該コンタクトホール内に残った該多結晶珪素層を覆って
配線層を被着する工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123169A JPS613404A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123169A JPS613404A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613404A true JPS613404A (ja) | 1986-01-09 |
Family
ID=14853888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123169A Pending JPS613404A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190134702A (ko) | 2017-05-10 | 2019-12-04 | 미쓰비시덴키 가부시키가이샤 | 엘리베이터의 엘리베이터 칸 위치 검출 센서 |
-
1984
- 1984-06-15 JP JP59123169A patent/JPS613404A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190134702A (ko) | 2017-05-10 | 2019-12-04 | 미쓰비시덴키 가부시키가이샤 | 엘리베이터의 엘리베이터 칸 위치 검출 센서 |
| DE112017007517T5 (de) | 2017-05-10 | 2020-01-23 | Mitsubishi Electric Corporation | Aufzugskabinenpositionsdetektionssensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| US4755482A (en) | Making semiconductor device on insulating substrate by forming conductive layers on both major surfaces | |
| JPH0427702B2 (ja) | ||
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPS613404A (ja) | 半導体装置の製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| EP0137918B1 (en) | Method for eliminating edge lift up during thermal oxidation of a polycrystalline silicon member | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6122651A (ja) | 半導体装置の製造方法 | |
| JP2822463B2 (ja) | 多層配線の形成方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPH02166731A (ja) | 半導体装置の製造方法 |