JPS6131439Y2 - - Google Patents
Info
- Publication number
- JPS6131439Y2 JPS6131439Y2 JP1980154063U JP15406380U JPS6131439Y2 JP S6131439 Y2 JPS6131439 Y2 JP S6131439Y2 JP 1980154063 U JP1980154063 U JP 1980154063U JP 15406380 U JP15406380 U JP 15406380U JP S6131439 Y2 JPS6131439 Y2 JP S6131439Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- memory
- crt
- receives
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 9
- 230000003252 repetitive effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100385969 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYC8 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案はウエーブメモライザに関する。更に詳
しくは、多数回繰り返しとり込んだ波形データを
平均化して表示することができる機能を持つウエ
ーブメモライザにおいて、平均化演算中において
もとり込んだ波形をモニタすることができるよう
にしたウエーブメモライザに関する。
しくは、多数回繰り返しとり込んだ波形データを
平均化して表示することができる機能を持つウエ
ーブメモライザにおいて、平均化演算中において
もとり込んだ波形をモニタすることができるよう
にしたウエーブメモライザに関する。
従来より、電気信号を波形情報として記憶るこ
とのできるウエーブメモライザが知られている。
過渡現象や突発現象等は、繰り返し現われるもの
ではないので、一たん波形情報として記憶してお
き、後で必要な場合に何回も繰り返して観察する
ことのできるウエーブメモライザの効果は大であ
る。このようなウエーブメモライザは、当然に繰
り返し波形も記憶することができる。繰り返し波
形の場合、多数回データをとり込んで平均化する
ということが行われる場合がある。平均化を行う
とノイズが多い繰り返し波形でもノイズ成分のみ
取り除くことができる。従つてＳ／Ｎ比が改善さ
れた波形を観察することができる。
とのできるウエーブメモライザが知られている。
過渡現象や突発現象等は、繰り返し現われるもの
ではないので、一たん波形情報として記憶してお
き、後で必要な場合に何回も繰り返して観察する
ことのできるウエーブメモライザの効果は大であ
る。このようなウエーブメモライザは、当然に繰
り返し波形も記憶することができる。繰り返し波
形の場合、多数回データをとり込んで平均化する
ということが行われる場合がある。平均化を行う
とノイズが多い繰り返し波形でもノイズ成分のみ
取り除くことができる。従つてＳ／Ｎ比が改善さ
れた波形を観察することができる。
このような利点を持つために、平均化操作は比
較的多用される。ところが従来の装置では、この
平均化演算中は波形を観察できないので、波形が
とり込まれたことの確認ができないという欠点が
ある。本考案はこのような点に鑑みてなされたも
ので、とり込んだデータを前のデータに加算する
たびごとに、この加算値をCRTに表示させるよ
うにして上記欠点の解消を図つたものである。以
下、図面を参照して本考案を詳細に説明する。
較的多用される。ところが従来の装置では、この
平均化演算中は波形を観察できないので、波形が
とり込まれたことの確認ができないという欠点が
ある。本考案はこのような点に鑑みてなされたも
ので、とり込んだデータを前のデータに加算する
たびごとに、この加算値をCRTに表示させるよ
うにして上記欠点の解消を図つたものである。以
下、図面を参照して本考案を詳細に説明する。
図は、本考案の一実施例を示す電気的接続図で
ある。同図において、１は入力アナログ信号Ex
をデイジタルデータに変換するアナログデイジタ
ル変換器（以下Ａ／Ｄ変換器と略す）である。２
は、該Ａ／Ｄ変換器の出力データとデータメモリ
（後述）３の出力とを加算する加算器である。３
は、前記したデータメモリで、加算器２の出力を
格納すると共にその出力を前記加算器２に印加し
てなるデータメモリである。４は、前記したＡ／
Ｄ変換器、加算器２及びデータメモリ３にクロツ
クパルスを供給するパルス発生回路である。
ある。同図において、１は入力アナログ信号Ex
をデイジタルデータに変換するアナログデイジタ
ル変換器（以下Ａ／Ｄ変換器と略す）である。２
は、該Ａ／Ｄ変換器の出力データとデータメモリ
（後述）３の出力とを加算する加算器である。３
は、前記したデータメモリで、加算器２の出力を
格納すると共にその出力を前記加算器２に印加し
てなるデータメモリである。４は、前記したＡ／
Ｄ変換器、加算器２及びデータメモリ３にクロツ
クパルスを供給するパルス発生回路である。
５は、前記データメモリ３の出力を受けてその
出力を演算処理するCPUである。６は、該CPU
の演算処理出力を格納するメモリである。該メモ
リは、CRTの画素と１対１に対応したドツトメ
モリより構成されている。７は、メモリ６の出力
を受けてその出力を輝度変調してCRTに送ると
ともにCRTを制御するCRTコントロール回路で
ある。８は、前記したCRTである。該CRTには
前記メモリ６の内容が常時表示されている。この
ように構成された装置の動作を以下に説明する。
出力を演算処理するCPUである。６は、該CPU
の演算処理出力を格納するメモリである。該メモ
リは、CRTの画素と１対１に対応したドツトメ
モリより構成されている。７は、メモリ６の出力
を受けてその出力を輝度変調してCRTに送ると
ともにCRTを制御するCRTコントロール回路で
ある。８は、前記したCRTである。該CRTには
前記メモリ６の内容が常時表示されている。この
ように構成された装置の動作を以下に説明する。
入力信号Exは繰り返し波形で、Ａ／Ｄ変換器
１により高速Ａ／Ｄ変換される。入力信号Exの
持つ情報量を失わずに記憶させるためには高速で
Ａ／Ｄ変換する必要がある。このため、入力信号
Exは一たん高速でサンプリングされ、このサン
プリングされたホールド値をＡ／Ｄ変換する方法
が用いられている。Ａ／Ｄ変換器のビツト数とし
ては、例えば10ビツト程度のものが用いられる。
このようにして、入力信号Exは、一定のサンプ
リング周期で一定の波形幅だけＡ／Ｄ変換されて
第１回目のスイープを終了する。第１回目のスイ
ープの場合、データメモリ３の内容は０に初期値
されている。従つて、第１回目の加算の場合、
Ａ／Ｄ変換器１のデータとデータメモリ３の内容
０とが加算されることになる。このとき、加算器
２の出力はＡ／Ｄ変換器１の出力データに等しく
なる。この加算器２の出力は、続くデータメモリ
６に送られる。
１により高速Ａ／Ｄ変換される。入力信号Exの
持つ情報量を失わずに記憶させるためには高速で
Ａ／Ｄ変換する必要がある。このため、入力信号
Exは一たん高速でサンプリングされ、このサン
プリングされたホールド値をＡ／Ｄ変換する方法
が用いられている。Ａ／Ｄ変換器のビツト数とし
ては、例えば10ビツト程度のものが用いられる。
このようにして、入力信号Exは、一定のサンプ
リング周期で一定の波形幅だけＡ／Ｄ変換されて
第１回目のスイープを終了する。第１回目のスイ
ープの場合、データメモリ３の内容は０に初期値
されている。従つて、第１回目の加算の場合、
Ａ／Ｄ変換器１のデータとデータメモリ３の内容
０とが加算されることになる。このとき、加算器
２の出力はＡ／Ｄ変換器１の出力データに等しく
なる。この加算器２の出力は、続くデータメモリ
６に送られる。
データメモリ３には、Ａ／Ｄ変換器１の第１回
目のデータが、各サンプリング点ごとに分離され
て格納される。これら一連の動作のタイミング
は、パルス発生器４より出力されるクロツクパル
スによりなされる。CPU５は、前記クロツクパ
ルスを監視している。そして、加算器３の出力が
メモリ３に書き込まれたことを確認した後、該メ
モリの内容をとり込んでメモリ６に送る。CRT
コントロール回路７は、メモリ６の内容をCRT
に表示させる。CRT８は第１回目のスイープに
なるとり込み波形が表示される。
目のデータが、各サンプリング点ごとに分離され
て格納される。これら一連の動作のタイミング
は、パルス発生器４より出力されるクロツクパル
スによりなされる。CPU５は、前記クロツクパ
ルスを監視している。そして、加算器３の出力が
メモリ３に書き込まれたことを確認した後、該メ
モリの内容をとり込んでメモリ６に送る。CRT
コントロール回路７は、メモリ６の内容をCRT
に表示させる。CRT８は第１回目のスイープに
なるとり込み波形が表示される。
次に第２回目のスイープが開始される。この第
２回目のＡ／Ｄ変換出力は、加算器２で各サンプ
リング点ごとにデータメモリ３に格納されている
同一サンプリング点の第１回目のデータと加算さ
れる。加算されたデデータは、データメモリ３に
送られて格納される。この時点で、データメモリ
３内の内容は第１回目と第２回目のデータが加算
されたものに置き換わる。CPU５は、第２回目
の加算データがメモリ３内に確立された後、該メ
モリの内容をメモリ６に送る。メモリ６の内容は
CRT８に表示される。CRT８は、メモリの内容
が置き換わるまでは、前回の内容を表示してい
る。
２回目のＡ／Ｄ変換出力は、加算器２で各サンプ
リング点ごとにデータメモリ３に格納されている
同一サンプリング点の第１回目のデータと加算さ
れる。加算されたデデータは、データメモリ３に
送られて格納される。この時点で、データメモリ
３内の内容は第１回目と第２回目のデータが加算
されたものに置き換わる。CPU５は、第２回目
の加算データがメモリ３内に確立された後、該メ
モリの内容をメモリ６に送る。メモリ６の内容は
CRT８に表示される。CRT８は、メモリの内容
が置き換わるまでは、前回の内容を表示してい
る。
このようにして、Ｎ回（Ｎは整数）のスイープ
が終了する。データメモリ３には、各サンプリン
グ点ごとにＮ回の加算値が格納されている。
CPU５は、各サンプリング点ごとの加算データ
をｌ／Ｎに演算処理してメモリ６に送る。全サン
プリング点がｌ／Ｎにされた情報メモリ６に入つ
た後、該メモリの内容がCRT８に表示される。
即ち、CRT８には、Ｎ回サンプリングした波形
の平均値が表示されることになる。このような平
均化操作を行うことにより、入力信号に含まれた
ノイズ成分は除去することができるので、Ｓ／Ｎ
比のよい波形を観測することができる。
が終了する。データメモリ３には、各サンプリン
グ点ごとにＮ回の加算値が格納されている。
CPU５は、各サンプリング点ごとの加算データ
をｌ／Ｎに演算処理してメモリ６に送る。全サン
プリング点がｌ／Ｎにされた情報メモリ６に入つ
た後、該メモリの内容がCRT８に表示される。
即ち、CRT８には、Ｎ回サンプリングした波形
の平均値が表示されることになる。このような平
均化操作を行うことにより、入力信号に含まれた
ノイズ成分は除去することができるので、Ｓ／Ｎ
比のよい波形を観測することができる。
即ち、本考案に係るウエーブメモライザによれ
ば、各スイープごとに積算波形の内容をCRTに
表示するので、波形がとり込まれていることを早
く確認することができる。例えば、サンプリング
周期100μｓ、メモリ容量4Kワード、Ｎ＝210と
する。従来の方法によると、CRTには全ての平
均化演算処理を終えた後の波形が表示される。従
つて波形が表示されるまでに要する時間は 100μｓ×４×103×210＝409.6（ｓ） 即ち、約７分後となる。本発明に係る装置によれ
ば、CRTに波形が表示されるまでに要する時間
は 100μｓ×４×103＝0.4（ｓ） 即ち、0.4秒後に波形を観ることができる。
ば、各スイープごとに積算波形の内容をCRTに
表示するので、波形がとり込まれていることを早
く確認することができる。例えば、サンプリング
周期100μｓ、メモリ容量4Kワード、Ｎ＝210と
する。従来の方法によると、CRTには全ての平
均化演算処理を終えた後の波形が表示される。従
つて波形が表示されるまでに要する時間は 100μｓ×４×103×210＝409.6（ｓ） 即ち、約７分後となる。本発明に係る装置によれ
ば、CRTに波形が表示されるまでに要する時間
は 100μｓ×４×103＝0.4（ｓ） 即ち、0.4秒後に波形を観ることができる。
次に、50Hz周期の波形を２周期分、212回積算
する場合を考える。サンプリング周期10μｓ、メ
モリ容量4Kワードとする。従来の方法による場
合、波形がCRTに表示されるまでに要する時間
は 10μｓ×４×103×212＝168（ｓ） 即ち、168秒かかる。これに比し本考案によれば 10μｓ×４×103＝40（ms） 即ち、40ミリ秒後に波形がCRTに表示される。
一般に平均化を行つたときの繰り返し波形のＳ／
Ｎ比改善率は次式で表わされる。
する場合を考える。サンプリング周期10μｓ、メ
モリ容量4Kワードとする。従来の方法による場
合、波形がCRTに表示されるまでに要する時間
は 10μｓ×４×103×212＝168（ｓ） 即ち、168秒かかる。これに比し本考案によれば 10μｓ×４×103＝40（ms） 即ち、40ミリ秒後に波形がCRTに表示される。
一般に平均化を行つたときの繰り返し波形のＳ／
Ｎ比改善率は次式で表わされる。
Ｓ／Ｎ比の改善率＝20log10√ (1)
Ｍ：平均化の回数
これより、Ｍ＝212回の平均化を行つた場合の
Ｓ／Ｎ比の改善率は約36dBとなる。
Ｓ／Ｎ比の改善率は約36dBとなる。
以上、詳細に説明したように、本考案によれば
とり込み波形の平均化演算途中においても、とり
込み波形をモニタすることのできるウエーブメモ
ライザを実現することができる。
とり込み波形の平均化演算途中においても、とり
込み波形をモニタすることのできるウエーブメモ
ライザを実現することができる。
図は、本考案の一実施例を示す電気的接続図で
ある。 １……Ａ／Ｄ変換器、２……加算器、３……デ
ータメモリ、４……パルス発生器、５……
CPU、６……メモリ、７……CRTコントロール
回路、８……CRT。
ある。 １……Ａ／Ｄ変換器、２……加算器、３……デ
ータメモリ、４……パルス発生器、５……
CPU、６……メモリ、７……CRTコントロール
回路、８……CRT。
Claims (1)
- 入力信号を受けるアナログデイジタル変換器
と、該変換器の出力とデータ・メモリの出力とを
受けてこれら両出力を加算する加算器と、該加算
器の出力を受ける前記したデータメモリと、前記
アナログデイジタル変換器、加算器及びデータメ
モリのそれぞれにクロツクパルスを供給するパル
ス発生回路と、前記データメモリの出力を受けて
該出力を演算処理するCPUと、該CPUの出力を
受けてその出力を格納するメモリと、該メモリの
出力を受けるとともにCRTを制御するCRTコン
トロール回路の出力を受けるCRTとにより構成
されてなるウエーブメモライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980154063U JPS6131439Y2 (ja) | 1980-10-28 | 1980-10-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980154063U JPS6131439Y2 (ja) | 1980-10-28 | 1980-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775698U JPS5775698U (ja) | 1982-05-10 |
| JPS6131439Y2 true JPS6131439Y2 (ja) | 1986-09-12 |
Family
ID=29513302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980154063U Expired JPS6131439Y2 (ja) | 1980-10-28 | 1980-10-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6131439Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051495A (ja) * | 2011-08-30 | 2013-03-14 | Denso Corp | 信号処理装置 |
-
1980
- 1980-10-28 JP JP1980154063U patent/JPS6131439Y2/ja not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| HEWLETT PACKARD JOURNAL=1968 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5775698U (ja) | 1982-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364036A (en) | Composite logic analyzer capable of data display in two time-related formats | |
| KR950033492A (ko) | 높은 듀티사이클을 가지는 신호모니터용 디지탈 오실로스코프구조 | |
| JPS5875068A (ja) | 波形蓄積表示装置 | |
| EP0347901A3 (en) | Digital waveform measuring apparatus having a shading-tone display function | |
| JPH0863879A (ja) | デジタル・オーディオ・データ表示方法及び装置 | |
| US4251814A (en) | Time dot display for a digital oscilloscope | |
| JPS6131439Y2 (ja) | ||
| US4556879A (en) | Video display apparatus | |
| JPH0150860B2 (ja) | ||
| JPH05257461A (ja) | 波形測定装置 | |
| JPS5469024A (en) | Pattern control unit | |
| SU591884A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JP2909114B2 (ja) | 画像信号処理回路 | |
| JP2858836B2 (ja) | 画像信号処理回路 | |
| JPS60189792A (ja) | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 | |
| JPH06139023A (ja) | サンプリング方法及び回路 | |
| JPS5468122A (en) | Display unit | |
| JPS5467330A (en) | Display unit | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPS58143274A (ja) | 波形表示装置 | |
| JPS6243341Y2 (ja) | ||
| SU1642488A2 (ru) | Устройство дл считывани изображений | |
| KR860002146B1 (ko) | 2개의 cpu를 사용한 crt터미날장치 | |
| JPS5821276B2 (ja) | 線分発生方式 | |
| KR890005287B1 (ko) | 속성제어회로 |