JPS6130117A - ゲート回路装置 - Google Patents
ゲート回路装置Info
- Publication number
- JPS6130117A JPS6130117A JP14958784A JP14958784A JPS6130117A JP S6130117 A JPS6130117 A JP S6130117A JP 14958784 A JP14958784 A JP 14958784A JP 14958784 A JP14958784 A JP 14958784A JP S6130117 A JPS6130117 A JP S6130117A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- control
- transistor
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ル回路の試験に用いる試験パルス発生器の出力ｉ４ルス
あるいは各種のデジタル回路における論理信号等のタイ
ミングを調節するために用いられる可変遅延回路に関す
る。
あるいは各種のデジタル回路における論理信号等のタイ
ミングを調節するために用いられる可変遅延回路に関す
る。
（従来の技術）
デジタル回路等における信号のタイミングあるいは位相
を調節するために可変遅延回路が使用される。特にＥＣ
Ｌ回路においては、カレントスイ。
を調節するために可変遅延回路が使用される。特にＥＣ
Ｌ回路においては、カレントスイ。
子回路の電流量あるいはエミッタホロワ回路の電流量に
応じてスイッチング速度が変化することが知られている
。この丸め従来、ＥＣＬ回路のカレントスイッチ回路の
電流あるいはエミッタホロワ回路の電流を制御すること
により所要の遅延時間を得るようにした遅延回路が提案
されている。この遅延回路においては、カレントスイッ
チ回路の定、電流回路用トランジスタのベース電圧ある
いはエミッタホロワ回路のエミ、り回路に挿入した電流
制御用トランジスタのベース電圧を調節することによシ
遅延時間の制御を行なっていた。
応じてスイッチング速度が変化することが知られている
。この丸め従来、ＥＣＬ回路のカレントスイッチ回路の
電流あるいはエミッタホロワ回路の電流を制御すること
により所要の遅延時間を得るようにした遅延回路が提案
されている。この遅延回路においては、カレントスイッ
チ回路の定、電流回路用トランジスタのベース電圧ある
いはエミッタホロワ回路のエミ、り回路に挿入した電流
制御用トランジスタのベース電圧を調節することによシ
遅延時間の制御を行なっていた。
しかしながら、このような従来形の遅延回路においては
、カレントスイッチ回路の定電流回路用トランジスタあ
るいはエミッタホロワ回路のエミツタ回路に挿入した制
御用トランジスタのペースに電圧源回路から制御電圧を
印加して遅延時間の調節を行なっていたため、制御電圧
の変化に対するカレントスイッチ回路の電流あるいはエ
ミッタホロワ回路の電流がリニアに変化せず、制御電圧
のある範囲では電流変化率が大きすぎまたある範囲では
電流変化率が小さすぎて結局制御電圧の設定が困難であ
るという不都合があった。また、ペース電圧を制御する
方法ではエミッタホロワ回路の電流等の変化範囲を充分
に大きくすることができず、さらに制御電圧のばらつき
や配線抵抗等の影響によシミ渡設定値の誤差が大きくな
る等の不都合があった。
、カレントスイッチ回路の定電流回路用トランジスタあ
るいはエミッタホロワ回路のエミツタ回路に挿入した制
御用トランジスタのペースに電圧源回路から制御電圧を
印加して遅延時間の調節を行なっていたため、制御電圧
の変化に対するカレントスイッチ回路の電流あるいはエ
ミッタホロワ回路の電流がリニアに変化せず、制御電圧
のある範囲では電流変化率が大きすぎまたある範囲では
電流変化率が小さすぎて結局制御電圧の設定が困難であ
るという不都合があった。また、ペース電圧を制御する
方法ではエミッタホロワ回路の電流等の変化範囲を充分
に大きくすることができず、さらに制御電圧のばらつき
や配線抵抗等の影響によシミ渡設定値の誤差が大きくな
る等の不都合があった。
（発明が解決しようとする問題点）
本発明の目的は、前述の従来形における問題点に鑑み、
可変遅延回路において、カレントスイ。
可変遅延回路において、カレントスイ。
子回路の電流源トランジスタあるいはエミッタホロワ回
路のエミッタに挿入し九電流制御用トランジスタのペー
ス電流を制御するという構想に基づき、制御信号に対し
てカレントスイッチ回路の電流あるいはエミッタホロワ
回路の電流がリニアに変化するようにし、配線抵抗等の
影響を受けることなく電流値を正確かつ容易に設定でき
るようにすると共に、電流の可変範囲を大きくすること
にある。
路のエミッタに挿入し九電流制御用トランジスタのペー
ス電流を制御するという構想に基づき、制御信号に対し
てカレントスイッチ回路の電流あるいはエミッタホロワ
回路の電流がリニアに変化するようにし、配線抵抗等の
影響を受けることなく電流値を正確かつ容易に設定でき
るようにすると共に、電流の可変範囲を大きくすること
にある。
（問題点上解決するための手段）
本発明によれば、エミ、タカ、！ルされた１対のトラン
ジスタとそのエミ、りに電流を供給する第１の定電流回
路用トランジスタとを有するカレントスイッチ回路と、
該ｌ対のトランジスタのコレクタに接続されたエミッタ
ホロワ用トランジスタとそのエミ、りに電流を供給する
第２の定電流用トランジスタとを有するエミッタホロワ
回路とを具備し、回路装置外部から供給される制御電流
に応じて所定の電流を前記第１及び又は第２の定電流回
路用トランジスタに生ぜしめる電流調節回路を内蔵した
ことを特徴とする可変遅延回路装置が提供される。ここ
で第２の定電流用トランジスタとは前記の電流制御用ト
ランジスタである。
ジスタとそのエミ、りに電流を供給する第１の定電流回
路用トランジスタとを有するカレントスイッチ回路と、
該ｌ対のトランジスタのコレクタに接続されたエミッタ
ホロワ用トランジスタとそのエミ、りに電流を供給する
第２の定電流用トランジスタとを有するエミッタホロワ
回路とを具備し、回路装置外部から供給される制御電流
に応じて所定の電流を前記第１及び又は第２の定電流回
路用トランジスタに生ぜしめる電流調節回路を内蔵した
ことを特徴とする可変遅延回路装置が提供される。ここ
で第２の定電流用トランジスタとは前記の電流制御用ト
ランジスタである。
（作用）
上述のような構成を用いることにより、制御信号の変化
に対してカレントスイッチ回路の電流源トランジスタあ
るいはエミッタホロワ回路の電流制御用トランジスタの
ペース電流がリニアに変化し、したがってカレントスイ
ッチ回路あるいはエミッタホロワ回路の電流が制御信号
に対してリニアに変化する。また、各トランジスタのペ
ース電流を制御するから、配線抵抗やペース電圧のばら
つきによって各電流の誤差が大きくなることはない。
に対してカレントスイッチ回路の電流源トランジスタあ
るいはエミッタホロワ回路の電流制御用トランジスタの
ペース電流がリニアに変化し、したがってカレントスイ
ッチ回路あるいはエミッタホロワ回路の電流が制御信号
に対してリニアに変化する。また、各トランジスタのペ
ース電流を制御するから、配線抵抗やペース電圧のばら
つきによって各電流の誤差が大きくなることはない。
（実施例）
以下、図面によシ本発明の詳細な説明する。
第１図は、本発明の１実施例に係わる可変遅延回路の構
成を示す。同図の回路は、互いにエミ、りが接続された
トランジスタＱｌｌＱ！、定電流回路用のトランジスタ
Ｑａｔおよび抵抗Ｒ１、Ｒ２。
成を示す。同図の回路は、互いにエミ、りが接続された
トランジスタＱｌｌＱ！、定電流回路用のトランジスタ
Ｑａｔおよび抵抗Ｒ１、Ｒ２。
Ｒ３＋Ｒ４’ｌ有するカレントスイッチ回路と、トラン
ジスタＱａ 、Ｑ５および抵抗Ｒ６を有するエミッタ
ホロワ回路と、ＰＮＰ型トランジスタＱ７、抵抗Ｒ？
＊ Ｒｍ ＊ Ｒｍ 、およびＤＡコンバータＤＡ
Ｃを有する制御電流供給回路と、エミッタホロワ回路の
電流制御用トランジスタＱｓのペースと電源ＶＢ２間に
接続されたトランジスタＱ６と抵抗Ｒ＠との直列回路を
具備する。そして１００部分が例えば集積回路装置でそ
の接続部２０を介して外部から電流１ｄｗｒを受けるよ
うになっている。
ジスタＱａ 、Ｑ５および抵抗Ｒ６を有するエミッタ
ホロワ回路と、ＰＮＰ型トランジスタＱ７、抵抗Ｒ？
＊ Ｒｍ ＊ Ｒｍ 、およびＤＡコンバータＤＡ
Ｃを有する制御電流供給回路と、エミッタホロワ回路の
電流制御用トランジスタＱｓのペースと電源ＶＢ２間に
接続されたトランジスタＱ６と抵抗Ｒ＠との直列回路を
具備する。そして１００部分が例えば集積回路装置でそ
の接続部２０を介して外部から電流１ｄｗｒを受けるよ
うになっている。
カレントスイッチ回路のトランジスタＱ１のペースには
入力信号ＷＩＮが入力され、トランジスタＱ！のペース
には基準電圧ＶＢ＝が印加されている。
入力信号ＷＩＮが入力され、トランジスタＱ！のペース
には基準電圧ＶＢ＝が印加されている。
また、定電流回路用トランジスタＱｓのペースには内部
又は外部で発生されたバイアス電圧ＶＣ１１が印加され
ている。
又は外部で発生されたバイアス電圧ＶＣ１１が印加され
ている。
第１図の回路においては、入力信号ＶＩＮが基準電圧Ｖ
ＢＩＩよシも高い場合にはトランジスタＱ１がオン、ト
ランジスタＱｓがオフとなってトランジスタＱ４のエミ
ッタから低レベルの出力信号Ｖｏｔｒτが得られる。こ
れに対して、入力信号ＶＩＮの電圧が基準電圧Ｖ、Ｂよ
シも低い場合にはトランジスタＱ１がオフ、トランジス
タＱ２がオンとなって出力信号ＶＯ２丁は高レベルの電
圧となる。
ＢＩＩよシも高い場合にはトランジスタＱ１がオン、ト
ランジスタＱｓがオフとなってトランジスタＱ４のエミ
ッタから低レベルの出力信号Ｖｏｔｒτが得られる。こ
れに対して、入力信号ＶＩＮの電圧が基準電圧Ｖ、Ｂよ
シも低い場合にはトランジスタＱ１がオフ、トランジス
タＱ２がオンとなって出力信号ＶＯ２丁は高レベルの電
圧となる。
一方、ＤＡコンバータＤＡＣに入力されたデジタル制御
信号ＤＩＮが該ＤＡコンバータＤＡＣにおいてアナログ
電圧に変換され抵抗Ｒ・を介してトランジスタＱ７のペ
ースに印加される。トランジスタＱ７のコレクタにはこ
のアナログ信号に応じた制御電流Ｉ ＣＷＴ が流れ、
この電流が外部接続部２０を介して集積回路内部のトラ
ンジスタＱｓのペースおよびペース電流調節回路ｃｃＮ
Ｔ を構成するトランジスタＱ６に流れ込む。
信号ＤＩＮが該ＤＡコンバータＤＡＣにおいてアナログ
電圧に変換され抵抗Ｒ・を介してトランジスタＱ７のペ
ースに印加される。トランジスタＱ７のコレクタにはこ
のアナログ信号に応じた制御電流Ｉ ＣＷＴ が流れ、
この電流が外部接続部２０を介して集積回路内部のトラ
ンジスタＱｓのペースおよびペース電流調節回路ｃｃＮ
Ｔ を構成するトランジスタＱ６に流れ込む。
ここでＱｓ 、Ｑ・が同じ特性のトランジスタのとき
ＩＣＮ↑ ＝工鳶Ｆ＝Ｉ輩 が成シ立つ。
ここでＩＮＦはトランジスタＱｓのエミッタ電流でおル
エミッタホロワ回路の電流に等しい。また、ｒＭはペー
ス電流調節回路ＣＣＮＴの電流である。すなわち、トラ
ンジスタＱ４−Ｑｓ と抵抗Ｒ，とによって構成される
エミッタホロワ回路の電流全制御電流Ｉ ＣＮＴにより
てほぼリニアに調整することが可能となる。なお、トラ
ンジスタＱ６および抵抗Ｒａからなるペース電流調節回
路は制御信号に対するエミッタホロワ回路とカレントミ
ラーの関係に設けられている。
エミッタホロワ回路の電流に等しい。また、ｒＭはペー
ス電流調節回路ＣＣＮＴの電流である。すなわち、トラ
ンジスタＱ４−Ｑｓ と抵抗Ｒ，とによって構成される
エミッタホロワ回路の電流全制御電流Ｉ ＣＮＴにより
てほぼリニアに調整することが可能となる。なお、トラ
ンジスタＱ６および抵抗Ｒａからなるペース電流調節回
路は制御信号に対するエミッタホロワ回路とカレントミ
ラーの関係に設けられている。
上述のようにして制御信号ＤＩＮに応じて外部からの制
御電流ＩＣＮＴを調節し、内部のエミッタホロワ回路の
電流１１１１Ｆを変化させることにより、該エミッタホ
ロワ回路の信号伝播遅延時間を調節し入力信号Ｖ［と出
力信号ＶＯＵＴの間の遅延時間差を調節することが可能
と邊る。第２図は、入力信号ｖＩＮと出力信号Ｖｏυ丁
の間の遅延時間’ｒｐｔｉと制御電流ＩＣＮＴとの間の
関係の１例を示す。
御電流ＩＣＮＴを調節し、内部のエミッタホロワ回路の
電流１１１１Ｆを変化させることにより、該エミッタホ
ロワ回路の信号伝播遅延時間を調節し入力信号Ｖ［と出
力信号ＶＯＵＴの間の遅延時間差を調節することが可能
と邊る。第２図は、入力信号ｖＩＮと出力信号Ｖｏυ丁
の間の遅延時間’ｒｐｔｉと制御電流ＩＣＮＴとの間の
関係の１例を示す。
第１図の回路においては、制御電流によシエミッタホロ
ワ回路の電流を変化させて遅延時間を調節するものであ
るが、遅延時間の調節はカレントスイッチ回路の電流を
調節してもよいことは明らかである。この場合には、第
１図の回路においブは、電流源用トランジスタＱｓのペ
ースに制御こ流Ｉ ＣＷＴを印加すればよい。また、エ
ミッタホロワ回路の電流とカレントスイッチ回路の電流
とを共に調節してもよい。
ワ回路の電流を変化させて遅延時間を調節するものであ
るが、遅延時間の調節はカレントスイッチ回路の電流を
調節してもよいことは明らかである。この場合には、第
１図の回路においブは、電流源用トランジスタＱｓのペ
ースに制御こ流Ｉ ＣＷＴを印加すればよい。また、エ
ミッタホロワ回路の電流とカレントスイッチ回路の電流
とを共に調節してもよい。
すなわち、第３図に示すように、８０５回路において、
制御電流Ｉ ＣＮＴによってエミッタホロワ回路の電流
Ｉ］ｅＦ１．工。。およびカレントスイッチ回路の電流
ＩＣ１１のいずれを調節してもよく、またこれらの各電
流のうち複数箇所の電流を同時に調節してもよい。その
際第１図に示した如きペース電流調節回路ｃｃＮＴと共
に、各電流源のトランジスタとが、カレントミラー回路
を構成するのである。
制御電流Ｉ ＣＮＴによってエミッタホロワ回路の電流
Ｉ］ｅＦ１．工。。およびカレントスイッチ回路の電流
ＩＣ１１のいずれを調節してもよく、またこれらの各電
流のうち複数箇所の電流を同時に調節してもよい。その
際第１図に示した如きペース電流調節回路ｃｃＮＴと共
に、各電流源のトランジスタとが、カレントミラー回路
を構成するのである。
なお、第３図においては、カレントスイッチ回路はトラ
ンジスタＱｌｌｌＱＩ、および抵抗”１＋１＋Ｒ１１と
定電流回路Ｉｃｓによって構成されトランジスタＱ１ｏ
と定電流回路１１ＰＩ は第１のエミッタホロワ回路を
、トランジスタＱ■と電流源回路Ｉ鵞ｒ、は第２のエミ
ッタホロワ回路を構成している。そして、各電流源回路
ＩＣ８＋ＩΣＦ１・ＩＩＦＩはそれぞれ例えば第１図の
回路と同様にトランジスタと抵抗とによって構成しても
よく、これらの各トランジスタのペースに制御電流Ｉ
Ｃ！ＮＴ が供給される。また、電流源回路■舅は第１
図の回路におけるペース電流−節回路に相当するもので
ある。
ンジスタＱｌｌｌＱＩ、および抵抗”１＋１＋Ｒ１１と
定電流回路Ｉｃｓによって構成されトランジスタＱ１ｏ
と定電流回路１１ＰＩ は第１のエミッタホロワ回路を
、トランジスタＱ■と電流源回路Ｉ鵞ｒ、は第２のエミ
ッタホロワ回路を構成している。そして、各電流源回路
ＩＣ８＋ＩΣＦ１・ＩＩＦＩはそれぞれ例えば第１図の
回路と同様にトランジスタと抵抗とによって構成しても
よく、これらの各トランジスタのペースに制御電流Ｉ
Ｃ！ＮＴ が供給される。また、電流源回路■舅は第１
図の回路におけるペース電流−節回路に相当するもので
ある。
（発明の効果）
このように、本発明によれば、カレントスイ。
チ回路またはエミッタホロワ回路の電流を制御電流発生
回路から供給される電流によって調節し、該制御電流発
生回路は電流源回路として構成されているから、カレン
トスイッチ回路の電流またはエミッタホロワ回路の電流
を制御信号に対してリニアに変化させることができる。
回路から供給される電流によって調節し、該制御電流発
生回路は電流源回路として構成されているから、カレン
トスイッチ回路の電流またはエミッタホロワ回路の電流
を制御信号に対してリニアに変化させることができる。
このため回路の遅延時間を的確にかつ容易に調節するこ
とができる。また制御電流によって遅延時間を調節する
から、配線抵抗あるいはペース電圧のばらつき等の影響
を受けることなく遅延時間の設足を行なうことが可能と
なる。
とができる。また制御電流によって遅延時間を調節する
から、配線抵抗あるいはペース電圧のばらつき等の影響
を受けることなく遅延時間の設足を行なうことが可能と
なる。
第１図は本発明の１実施例に係わる可変遅延回路の構成
を示す電気回路図、第２図は８１図の回路の特性を示す
グラフ、そして第３図は本発明に係わる可変遅延回路の
変形例を示す説明図である。 Ｑｒ ＋ Ｑｘ ＊・・・ＩＱＩＩ：）ランジスタ
、Ｒ１ｒ Ｒ１ｍ・・・＋Ｒｔｔ：抵抗、ＤＡＣ：ＤＡ
コンバータ。
を示す電気回路図、第２図は８１図の回路の特性を示す
グラフ、そして第３図は本発明に係わる可変遅延回路の
変形例を示す説明図である。 Ｑｒ ＋ Ｑｘ ＊・・・ＩＱＩＩ：）ランジスタ
、Ｒ１ｒ Ｒ１ｍ・・・＋Ｒｔｔ：抵抗、ＤＡＣ：ＤＡ
コンバータ。
Claims (1)
- エミッタカップルされた１対のトランジスタとそのエミ
ッタに電流を供給する第１の定電流回路用トランジスタ
とを有するカレントスイッチ回路と、該１対のトランジ
スタのコレクタに接続されたエミッタホロワ用トランジ
スタとそのエミッタに電流を供給する第２の定電流用ト
ランジスタとを有するエミッタホロワ回路とを具備し、
回路装置外部から供給される制御電流に応じて所定の電
流を前記第１及び又は第２の定電流回路用トランジスタ
に生ぜしめる電流調節回路を内蔵したことを特徴とする
可変遅延回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14958784A JPS6130117A (ja) | 1984-07-20 | 1984-07-20 | ゲート回路装置 |
| EP84308520A EP0151875B1 (en) | 1983-12-09 | 1984-12-07 | Gate circuit device |
| DE8484308520T DE3483576D1 (de) | 1983-12-09 | 1984-12-07 | Tor-schaltungsanordnung. |
| KR1019840007774A KR900002599B1 (ko) | 1983-12-09 | 1984-12-08 | 게이트 회로장치 |
| US06/679,998 US4645958A (en) | 1983-12-09 | 1984-12-10 | Variable delay gate circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14958784A JPS6130117A (ja) | 1984-07-20 | 1984-07-20 | ゲート回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6130117A true JPS6130117A (ja) | 1986-02-12 |
| JPH0331284B2 JPH0331284B2 (ja) | 1991-05-02 |
Family
ID=15478459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14958784A Granted JPS6130117A (ja) | 1983-12-09 | 1984-07-20 | ゲート回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630190U (ja) * | 1992-09-21 | 1994-04-19 | 村田機械株式会社 | 組紐機の組錘における張力装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167519A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体遅延回路 |
-
1984
- 1984-07-20 JP JP14958784A patent/JPS6130117A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167519A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体遅延回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630190U (ja) * | 1992-09-21 | 1994-04-19 | 村田機械株式会社 | 組紐機の組錘における張力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0331284B2 (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742331A (en) | Digital-to-time converter | |
| US4418290A (en) | Voltage comparator | |
| US4899152A (en) | Method and apparatus for temperature compensating a digital to analog converter | |
| US5191234A (en) | Pulse signal generator and cascode differential amplifier | |
| JPH0544845B2 (ja) | ||
| US4551639A (en) | Emitter coupled logic circuit controlled by a set input signal | |
| US4717843A (en) | Phase changing circuit | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| US5243240A (en) | Pulse signal generator having delay stages and feedback path to control delay time | |
| JPH0574968B2 (ja) | ||
| JPS6130117A (ja) | ゲート回路装置 | |
| JP2002156422A (ja) | 半導体試験装置 | |
| JPH0588563B2 (ja) | ||
| JPH0680990B2 (ja) | 電圧変換回路 | |
| US5166540A (en) | Stepped signal generating circuit | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US3766412A (en) | Circuit for controlling the pulse width of a monotonically increasing wave form | |
| JP2798490B2 (ja) | 発振回路 | |
| JPH0522148A (ja) | 定電流スイツチ回路及びこれを用いたデイジタル／アナログ変換回路 | |
| JP3094764B2 (ja) | 基準電流発生回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS6240814A (ja) | 遅延回路 | |
| JP2548418B2 (ja) | 遅延装置 | |
| KR930012024B1 (ko) | 펄스발생 및 펄스폭 조정회로 | |
| JPH0344209A (ja) | 電源電圧調整回路 |