JPH0344209A - 電源電圧調整回路 - Google Patents
電源電圧調整回路Info
- Publication number
- JPH0344209A JPH0344209A JP1180991A JP18099189A JPH0344209A JP H0344209 A JPH0344209 A JP H0344209A JP 1180991 A JP1180991 A JP 1180991A JP 18099189 A JP18099189 A JP 18099189A JP H0344209 A JPH0344209 A JP H0344209A
- Authority
- JP
- Japan
- Prior art keywords
- change
- adjustment circuit
- power supply
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
遅延調整回路の電源電圧調整回路に関し、遅延調整回路
の伝搬遅延時間を調整するのに、調整し易い電源電圧調
整回路の提供を目的とし、コレクタと電源との間に第３
の抵抗を挿入し、エミッタとアース間に第４の抵抗を挿
入したトランジスタと、 該トランジスタのコレクタ電圧をベースに入力し、コレ
クタを該電源に接続し、エミッタとアース間に、第２の
抵抗と第１の抵抗との直列回路を挿入し、該工くツタを
該遅延調整回路の電源の一方とする第１の工旦ツタホロ
ワトランジスタと、該トランジスタのエミッタ電圧をベ
ースに入力し、コレクタがアースに接続され、該エミッ
タが該遅延調整回路の電源の他方とする第２のエミッタ
ホロワトランジスタとよりなり、 且つ該第２の抵抗と該第１の抵抗との接続点の電圧を該
トランジスタのベースに入力するようにしておき、該第
１の抵抗を変化することにより、該第１．第２の工旦ツ
タホロワトランジスタのエミッタ間の電圧を可変するよ
うに構成する。
の伝搬遅延時間を調整するのに、調整し易い電源電圧調
整回路の提供を目的とし、コレクタと電源との間に第３
の抵抗を挿入し、エミッタとアース間に第４の抵抗を挿
入したトランジスタと、 該トランジスタのコレクタ電圧をベースに入力し、コレ
クタを該電源に接続し、エミッタとアース間に、第２の
抵抗と第１の抵抗との直列回路を挿入し、該工くツタを
該遅延調整回路の電源の一方とする第１の工旦ツタホロ
ワトランジスタと、該トランジスタのエミッタ電圧をベ
ースに入力し、コレクタがアースに接続され、該エミッ
タが該遅延調整回路の電源の他方とする第２のエミッタ
ホロワトランジスタとよりなり、 且つ該第２の抵抗と該第１の抵抗との接続点の電圧を該
トランジスタのベースに入力するようにしておき、該第
１の抵抗を変化することにより、該第１．第２の工旦ツ
タホロワトランジスタのエミッタ間の電圧を可変するよ
うに構成する。
（産業上の利用分野）
本発明は、電源電圧が変化すると伝搬遅延時間が変化す
る０ＭＯ３，ＩＣ等の遅延調整回路の電源電圧調整回路
の改良に関する。
る０ＭＯ３，ＩＣ等の遅延調整回路の電源電圧調整回路
の改良に関する。
ディジタルＩＣやＬＳＩを用いた電子機器や通信機器の
工場試験や保守点検の際には、゛信号間或いは信号とク
ロック間のタイミングを調整することは一般的に必要で
あり、このタイミング調整を行うのに遅延調整回路を用
いることが一般的に行われている。
工場試験や保守点検の際には、゛信号間或いは信号とク
ロック間のタイミングを調整することは一般的に必要で
あり、このタイミング調整を行うのに遅延調整回路を用
いることが一般的に行われている。
この遅延調整回路としては、小形、安定で、経済的であ
り、電源電圧の変化により遅延時間が変化する０ＭＯ３
，ＩＣの、インバータやバッファゲートの如き信号をス
ルーに通すものが用いられる。
り、電源電圧の変化により遅延時間が変化する０ＭＯ３
，ＩＣの、インバータやバッファゲートの如き信号をス
ルーに通すものが用いられる。
この０ＭＯ３，ＩＣの１ゲート当たりの、電源電圧の変
化に対する伝搬遅延時間の変化を示すと第４図に示す如
くであり、小さい電圧の場合の電圧変化に対する伝搬遅
延時間の変化は急峻であり、大きい電圧の場合の電圧変
化に対する伝搬遅延時間の変化は緩慢である。
化に対する伝搬遅延時間の変化を示すと第４図に示す如
くであり、小さい電圧の場合の電圧変化に対する伝搬遅
延時間の変化は急峻であり、大きい電圧の場合の電圧変
化に対する伝搬遅延時間の変化は緩慢である。
このような特性を有する遅延調整回路の電源電圧調整回
路としてＩよ、伝搬遅延時間を調整するのに、調整し易
いものであることが望ましい。
路としてＩよ、伝搬遅延時間を調整するのに、調整し易
いものであることが望ましい。
第５図は従来例の電源電圧調整回路の回路図、第２図は
本発明の実施例及び従来例の電源電圧調整回路の抵抗変
化に対する伝搬遅延時間を示す図、第３図は１例の正規
化した場合の抵抗変化に対する電圧の変化を示す図であ
る。
本発明の実施例及び従来例の電源電圧調整回路の抵抗変
化に対する伝搬遅延時間を示す図、第３図は１例の正規
化した場合の抵抗変化に対する電圧の変化を示す図であ
る。
第５図では、電源Ｖｃｃとアース間に、直列に接続され
た抵抗Ｒ５，Ｒ６，Ｒ７を挿入し、抵抗Ｒ５と抵抗Ｒ６
との接続点の電圧をオペアンプを用いたボルテージホロ
ア回路１１に人力し、又抵抗Ｒ６と抵抗Ｒ７との接続点
の電圧をオペアンプを用いたボルテージホロア回路１２
に人力し、ボルテージホロア回路１１．１２の出力間の
電圧を、０ＭＯ３，ＩＣの遅延調整回路１０の電源電圧
ＶＯ゛として供給している。
た抵抗Ｒ５，Ｒ６，Ｒ７を挿入し、抵抗Ｒ５と抵抗Ｒ６
との接続点の電圧をオペアンプを用いたボルテージホロ
ア回路１１に人力し、又抵抗Ｒ６と抵抗Ｒ７との接続点
の電圧をオペアンプを用いたボルテージホロア回路１２
に人力し、ボルテージホロア回路１１．１２の出力間の
電圧を、０ＭＯ３，ＩＣの遅延調整回路１０の電源電圧
ＶＯ゛として供給している。
この場合、電源Ｖｃｃとアース間の中心電圧を中心にし
て、電源電圧Ｖｏ’の幅が変化するようにする必要があ
るので、抵抗Ｒ５とＲ７の値は等しくする。
て、電源電圧Ｖｏ’の幅が変化するようにする必要があ
るので、抵抗Ｒ５とＲ７の値は等しくする。
この場合の電源電圧Ｖｏ’ は次式（１）にて示される
。
。
Ｖｏ’ ＝Ｖｃｃ−Ｒ６／ （２Ｒ５＋Ｒ６） ・・
・（１） この（１）式を、Ｖｃｃ及び２Ｒ５にて正規化すると次
式（２）に示す如くなる。
・（１） この（１）式を、Ｖｃｃ及び２Ｒ５にて正規化すると次
式（２）に示す如くなる。
Ｖｏ’ ＝Ｒ’ ／ （Ｒ’ ＋１） ・・・ （２
）この（２）式の場合の抵抗Ｒ″の変化に対する電源電
圧Ｖｏ’の変化を示すと、第３図のＶ。
）この（２）式の場合の抵抗Ｒ″の変化に対する電源電
圧Ｖｏ’の変化を示すと、第３図のＶ。
に示す如く、抵抗Ｒ°の値が小さく、電源電圧■０°が
小さい場合の抵抗Ｒ゛の変化に対する変化の割合は大き
く、抵抗Ｒ°の値が大きく、電源電圧■０°が大きい場
合の抵抗Ｒ゛の変化に対する変化の割合は小さい。
小さい場合の抵抗Ｒ゛の変化に対する変化の割合は大き
く、抵抗Ｒ°の値が大きく、電源電圧■０°が大きい場
合の抵抗Ｒ゛の変化に対する変化の割合は小さい。
このような特性の電源電圧調整回路を用い、抵抗Ｒ５＝
Ｒ７＝ＩＫΩとし、抵抗Ｒ６を０−１ＯＫΩ迄変化した
場合の遅延調整回路１０のｌゲート当たりの伝搬遅延時
間を示すと第２図のｖＯに示す如く、抵抗Ｒ６の値が小
さく、例えば５００Ω付近では１００Ωの変化に対し、
伝搬遅延時間は１〜２ｎｓと大きく変化し、抵抗Ｒ６の
値が太きく５にΩ付近ではＩＫΩの変化に対しｉｎｓと
変化が小さい。
Ｒ７＝ＩＫΩとし、抵抗Ｒ６を０−１ＯＫΩ迄変化した
場合の遅延調整回路１０のｌゲート当たりの伝搬遅延時
間を示すと第２図のｖＯに示す如く、抵抗Ｒ６の値が小
さく、例えば５００Ω付近では１００Ωの変化に対し、
伝搬遅延時間は１〜２ｎｓと大きく変化し、抵抗Ｒ６の
値が太きく５にΩ付近ではＩＫΩの変化に対しｉｎｓと
変化が小さい。
〔発明が解決しようとする課題］
上記説明の如く、従来の電源電圧調整回路を用いた遅延
調整回路ＩＯの伝搬遅延時間の変化は、電源電圧調整回
路の電源電圧を調整する抵抗の値が小さい所では、急峻
に変化し、抵抗の値が大きい所では緩慢に変化し、第２
図のＶｏ’では、抵抗Ｒ６の０−１０にΩの変化範囲の
中の１０％の０〜ＩＫΩの範囲で、伝搬遅延時間の変化
幅の２／３が含まれ、遅延調整回路１０Ｏ伝搬遅延時間
を変化するのに使い勝手が悪い問題点がある。
調整回路ＩＯの伝搬遅延時間の変化は、電源電圧調整回
路の電源電圧を調整する抵抗の値が小さい所では、急峻
に変化し、抵抗の値が大きい所では緩慢に変化し、第２
図のＶｏ’では、抵抗Ｒ６の０−１０にΩの変化範囲の
中の１０％の０〜ＩＫΩの範囲で、伝搬遅延時間の変化
幅の２／３が含まれ、遅延調整回路１０Ｏ伝搬遅延時間
を変化するのに使い勝手が悪い問題点がある。
本発明は、遅延調整回路の伝搬遅延時間を調整するのに
、調整抵抗の変化に対し、広い範囲にゎたり伝搬遅延時
間が直線的に変化し、調整し易くなる電源電圧調整回路
の提供を目的としている。
、調整抵抗の変化に対し、広い範囲にゎたり伝搬遅延時
間が直線的に変化し、調整し易くなる電源電圧調整回路
の提供を目的としている。
第１図は本発明の実施例の電源電圧調整回路の回路図で
ある。
ある。
第１図に示す如く、電源電圧が変化すると伝搬遅延時間
が変化する遅延調整回路１０の電源電圧調整回路におい
て、 コレクタと電源Ｖｃｃとの間に第３の抵抗Ｒ３を挿入し
、エミッタとアース間に第４の抵抗Ｒ４を挿入したトラ
ンジスタＴＲＩと、 該トランジスタＴＲＩのコレクタ電圧をベースに入力し
、コレクタを該電源Ｖｃｃに接続し、エミッタとアース
間に、第２の抵抗Ｒ２と第１の抵抗Ｒ１との直列回路を
挿入し、該工旦ツタを該遅延調整回路１０の電源の一方
とする第１のエミッタホロワトランジスタＴＲ２と、 該トランジスタＴＲＩの工ξツタ電圧をベースに人力し
、コレクタがアースに接続され、該エミッタが該遅延調
整回路１０の電源の他方とする第２のエミッタホロワト
ランジスタＴＲ３とよりなり、且つ該第２の抵抗Ｒ２と
該第１の抵抗Ｒ１との接続点の電圧を該トランジスタＴ
ＲＩのベースに入力するようにしておき、該第１の抵抗
Ｒ１を変化することにより、該第１．第２のエミッタホ
ロワトランジスタＴＲ２、ＴＲ３のエミッタ間の電圧を
可変するようにする。
が変化する遅延調整回路１０の電源電圧調整回路におい
て、 コレクタと電源Ｖｃｃとの間に第３の抵抗Ｒ３を挿入し
、エミッタとアース間に第４の抵抗Ｒ４を挿入したトラ
ンジスタＴＲＩと、 該トランジスタＴＲＩのコレクタ電圧をベースに入力し
、コレクタを該電源Ｖｃｃに接続し、エミッタとアース
間に、第２の抵抗Ｒ２と第１の抵抗Ｒ１との直列回路を
挿入し、該工旦ツタを該遅延調整回路１０の電源の一方
とする第１のエミッタホロワトランジスタＴＲ２と、 該トランジスタＴＲＩの工ξツタ電圧をベースに人力し
、コレクタがアースに接続され、該エミッタが該遅延調
整回路１０の電源の他方とする第２のエミッタホロワト
ランジスタＴＲ３とよりなり、且つ該第２の抵抗Ｒ２と
該第１の抵抗Ｒ１との接続点の電圧を該トランジスタＴ
ＲＩのベースに入力するようにしておき、該第１の抵抗
Ｒ１を変化することにより、該第１．第２のエミッタホ
ロワトランジスタＴＲ２、ＴＲ３のエミッタ間の電圧を
可変するようにする。
第１図にて、抵抗Ｒ１の変化に対する電源電圧Ｖｏの変
化幅を、電源Ｖｃｃの電圧の中心を中心として変化する
ようにする為に、トランジスタＴＲ１のベースバイアス
電圧■１を、コレクタ側のエミッタホロワトランジスタ
ＴＲ２の出力である工旦ツタから抵抗Ｒ２を介して得る
ようにし、且つ抵抗Ｒ２，Ｒ３，Ｒ４の値を等しくする
。
化幅を、電源Ｖｃｃの電圧の中心を中心として変化する
ようにする為に、トランジスタＴＲ１のベースバイアス
電圧■１を、コレクタ側のエミッタホロワトランジスタ
ＴＲ２の出力である工旦ツタから抵抗Ｒ２を介して得る
ようにし、且つ抵抗Ｒ２，Ｒ３，Ｒ４の値を等しくする
。
こうすると、電源電圧調整回路の出力の電源電圧Ｖｏは
次式（３）で示される。
次式（３）で示される。
Ｖｏ＝■ｃｃ−Ｒ２／（２Ｒ１＋Ｒ２）・・・・（３）
この（３）式をＶｃｃ及びＲ２で正規化すると次式（４
）に示す如く、ＶｏＯ値は抵抗Ｒに対し反比例曲線を示
すものとなる。
）に示す如く、ＶｏＯ値は抵抗Ｒに対し反比例曲線を示
すものとなる。
ｖｏ＝ｌ／（２Ｒ＋ｌ）・・・ （４）この（４）式の
場合の抵抗Ｒの変化に対する電源電圧Ｖｏの変化を示す
と、第３図Ｖｏに示す如く、第４図に示すＣＭＯ３，Ｉ
Ｃの電源電圧の変化に対する伝搬遅延時間の変化を示す
曲線に略等しい曲線となる。
場合の抵抗Ｒの変化に対する電源電圧Ｖｏの変化を示す
と、第３図Ｖｏに示す如く、第４図に示すＣＭＯ３，Ｉ
Ｃの電源電圧の変化に対する伝搬遅延時間の変化を示す
曲線に略等しい曲線となる。
両者が一致すれば、電源電圧調整回路の抵抗変化に対す
る遅延調整回路１０Ｏ伝搬遅延時間の変化は直線的にな
るので、略等しくなると、電源電圧調整回路の抵抗変化
に対する遅延調整回路１０の伝搬遅延時間の変化は略直
線的になり、調整はし易くなる。
る遅延調整回路１０Ｏ伝搬遅延時間の変化は直線的にな
るので、略等しくなると、電源電圧調整回路の抵抗変化
に対する遅延調整回路１０の伝搬遅延時間の変化は略直
線的になり、調整はし易くなる。
第１図は本発明の実施例の電源電圧調整回路の回路図で
ある。
ある。
第１図では、先に説明せる如く、抵抗Ｒ１の変化に対す
る電源電゛圧■０の変化幅を、電源Ｖｃｃの電圧の中心
を中心として変化するようにする為に、トランジスタＴ
ＲＩのベースバイアス電圧Ｖ１を、コレクタ側のエミッ
タホロワトランジスタＴＲ２の出力であるエミッタから
抵抗Ｒ２を介して得るようにし、且つ抵抗Ｒ２，Ｒ３，
Ｒ４の値を等しくする。
る電源電゛圧■０の変化幅を、電源Ｖｃｃの電圧の中心
を中心として変化するようにする為に、トランジスタＴ
ＲＩのベースバイアス電圧Ｖ１を、コレクタ側のエミッ
タホロワトランジスタＴＲ２の出力であるエミッタから
抵抗Ｒ２を介して得るようにし、且つ抵抗Ｒ２，Ｒ３，
Ｒ４の値を等しくする。
こうすると、電源電圧調整回路の出力の電源電圧■０は
次式（３）で示される。
次式（３）で示される。
Ｖｏ＝Ｖｃｃ−Ｒ２／ （２Ｒ１＋Ｒ２） ・・・・
（３） この（３）弐をＶｃｃ及びＲ２で正規化すると次式（４
）に示す如く、Ｖｏの値は抵抗Ｒに対し反比例曲線を示
すものとなる。
（３） この（３）弐をＶｃｃ及びＲ２で正規化すると次式（４
）に示す如く、Ｖｏの値は抵抗Ｒに対し反比例曲線を示
すものとなる。
Ｖｏ＝ｌ／（２Ｒ＋１）・・・ （４）この（４）式の
場合の抵抗Ｒの変化に対する電源電圧Ｖｏの変化を示す
と、第３図Ｖｏに示す如く、第４図に示すＣＭＯ３，Ｉ
Ｃの電源電圧の変化に対する伝搬遅延時間の変化を示す
曲線に略等しい曲線となる。
場合の抵抗Ｒの変化に対する電源電圧Ｖｏの変化を示す
と、第３図Ｖｏに示す如く、第４図に示すＣＭＯ３，Ｉ
Ｃの電源電圧の変化に対する伝搬遅延時間の変化を示す
曲線に略等しい曲線となる。
第１図の抵抗Ｒ２，Ｒ３，Ｒ４の値をＩＫΩとし、抵抗
Ｒ１をＯ〜ＩＫΩの量変化した場合の、ＣＭＯ３，ＩＣ
の遅延調整回路のｌゲート当たりの伝搬遅延時間を示す
と、第２図ｖＯに示す如く、抵抗Ｒ１の変化に対して略
直線的に変化し、伝搬遅延時間の調整が容易になる。
Ｒ１をＯ〜ＩＫΩの量変化した場合の、ＣＭＯ３，ＩＣ
の遅延調整回路のｌゲート当たりの伝搬遅延時間を示す
と、第２図ｖＯに示す如く、抵抗Ｒ１の変化に対して略
直線的に変化し、伝搬遅延時間の調整が容易になる。
尚第１図の回路では、調整抵抗Ｒ１の片方がアースにな
っているので、遠方から調整する場合−本の線を延ばせ
ばよく安定に調整出来る。
っているので、遠方から調整する場合−本の線を延ばせ
ばよく安定に調整出来る。
以上詳細に説明せる如く本発明によれば、調整抵抗の変
化に対し、電源電圧調整回路の出力電圧の変化は、遅延
調整回路の電源電圧の変化に対する伝搬遅延時間の変化
曲線に略等しい曲線となるので、抵抗Ｒ１の変化に対し
て伝搬遅延時間は略直線的に変化し、遅延調整回路の伝
搬遅延時間の調整をし易くなる効果がある。
化に対し、電源電圧調整回路の出力電圧の変化は、遅延
調整回路の電源電圧の変化に対する伝搬遅延時間の変化
曲線に略等しい曲線となるので、抵抗Ｒ１の変化に対し
て伝搬遅延時間は略直線的に変化し、遅延調整回路の伝
搬遅延時間の調整をし易くなる効果がある。
第１図は本発明の実施例の電源電圧調整回路の回路図、
第２図は本発明の実施例及び従来例の電源電圧調整回路
の抵抗変化に対する伝搬遅延時間を示す図、第３図は１
例の正規化した場合の抵抗変化に対する電圧の変化を示
す図、 第４図は１例のＣＭＯ３，ＩＣの電源電圧の変化に対す
る伝搬遅延時間の変化を示す図、第５図は従来例の電源
電圧調整回路の回路図である。 図において、 １０は遅延調整回路、 １１．１２はボルテージホロア回路、 Ｒ１〜Ｒ７は抵抗、 ＴＲ１はトランジスタ、 ＴＲ２，ＴＲ３はエミッタホロワトランジスタ、Ｖｃｃ
は電源、 Ｖｏは電源電圧を示す。 ７Ｆ発Ｆ３月の実検イ列の電源電圧調号回路の固路謁冨 違 −メ ≧ Ａ足尿伊１の電；原電氏詞包回路の回路２冨 ５ 旧
の抵抗変化に対する伝搬遅延時間を示す図、第３図は１
例の正規化した場合の抵抗変化に対する電圧の変化を示
す図、 第４図は１例のＣＭＯ３，ＩＣの電源電圧の変化に対す
る伝搬遅延時間の変化を示す図、第５図は従来例の電源
電圧調整回路の回路図である。 図において、 １０は遅延調整回路、 １１．１２はボルテージホロア回路、 Ｒ１〜Ｒ７は抵抗、 ＴＲ１はトランジスタ、 ＴＲ２，ＴＲ３はエミッタホロワトランジスタ、Ｖｃｃ
は電源、 Ｖｏは電源電圧を示す。 ７Ｆ発Ｆ３月の実検イ列の電源電圧調号回路の固路謁冨 違 −メ ≧ Ａ足尿伊１の電；原電氏詞包回路の回路２冨 ５ 旧
Claims (1)
- 【特許請求の範囲】 電源電圧が変化すると伝搬遅延時間が変化する遅延調整
回路（１０）の電源電圧調整回路において、 コレクタと電源（Ｖｃｃ）との間に第３の抵抗（Ｒ３）
を挿入し、エミッタとアース間に第４の抵抗（Ｒ４）を
挿入したトランジスタ（ＴＲ１）と、 該トランジスタ（ＴＲ１）のコレクタ電圧をベースに入
力し、コレクタを該電源（Ｖｃｃ）に接続し、エミッタ
とアース間に、第２の抵抗（Ｒ２）と第１の抵抗（Ｒ１
）との直列回路を挿入し、該エミッタを該遅延調整回路
（１０）の電源の一方とする第１のエミッタホロワトラ
ンジスタ（ＴＲ２）と、 該トランジスタ（ＴＲ１）のエミッタ電圧をベースに入
力し、コレクタがアースに接続され、該エミッタが該遅
延調整回路（１０）の電源の他方とする第２のエミッタ
ホロワトランジスタ（ＴＲ３）とよりなり、 且つ該第２の抵抗（Ｒ２）と該第１の抵抗（Ｒ１）との
接続点の電圧を該トランジスタ（ＴＲ１）のベースに入
力するようにしておき、該第１の抵抗（Ｒ１）を変化す
ることにより、該第１、第２のエミッタホロワトランジ
スタ（ＴＲ２、ＴＲ３）のエミッタ間の電圧を可変する
ようにしたことを特徴とする電源電圧調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180991A JPH0344209A (ja) | 1989-07-12 | 1989-07-12 | 電源電圧調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180991A JPH0344209A (ja) | 1989-07-12 | 1989-07-12 | 電源電圧調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344209A true JPH0344209A (ja) | 1991-02-26 |
Family
ID=16092828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180991A Pending JPH0344209A (ja) | 1989-07-12 | 1989-07-12 | 電源電圧調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004331975A (ja) * | 2003-05-08 | 2004-11-25 | Clariant Gmbh | 熱可塑性ポリマー用の難燃剤−ナノ複合材コンビネーション |
| US9574580B2 (en) | 2013-01-30 | 2017-02-21 | Smc Corporation | Oscillating actuator |
-
1989
- 1989-07-12 JP JP1180991A patent/JPH0344209A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004331975A (ja) * | 2003-05-08 | 2004-11-25 | Clariant Gmbh | 熱可塑性ポリマー用の難燃剤−ナノ複合材コンビネーション |
| JP4707967B2 (ja) * | 2003-05-08 | 2011-06-22 | クラリアント・プロドゥクテ・（ドイチュラント）・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 熱可塑性ポリマー用の難燃剤−ナノ複合材コンビネーション |
| US9574580B2 (en) | 2013-01-30 | 2017-02-21 | Smc Corporation | Oscillating actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US6114898A (en) | Method of signal transmission between semiconductor integrated circuits and output drive circuit for use therewith | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| US6642741B2 (en) | Electronically adjustable integrated circuit input/output termination method and apparatus | |
| US20080238521A1 (en) | Low differential output voltage circuit | |
| Bratov et al. | Architecture and implementation of a low-power LVDS output buffer for high-speed applications | |
| JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
| JPH0344209A (ja) | 電源電圧調整回路 | |
| JPH0220171B2 (ja) | ||
| AU767209B2 (en) | Waveform output device with EMI noise canceler mechanism | |
| JP2591339B2 (ja) | 伝送波形補正回路 | |
| US6703864B2 (en) | Buffer circuit | |
| JP2868115B2 (ja) | 半導体集積回路駆動用電源回路 | |
| US10574189B2 (en) | Amplifier circuitry, voltage regulator circuit, and signal compensation method | |
| KR970707632A (ko) | 집적회로의 웨이퍼단계 온도보상(Wafer-Stage Temperature Compensation for IC Components) | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JP2526204B2 (ja) | 定電流回路 | |
| JPS6354809A (ja) | バイアス回路 | |
| US6407625B1 (en) | Method and system for generating multiple bias currents | |
| JPH02219317A (ja) | パルス幅調整集積回路 | |
| JPH01200714A (ja) | パルス発生装置 | |
| JPS63316909A (ja) | 利得調整回路 | |
| JPS6258224B2 (ja) | ||
| EP0072842A1 (en) | Variable temperature coefficient level shifter | |
| JPH06177667A (ja) | カレントミラー回路と自己バイアス回路 |