JPH02219317A - パルス幅調整集積回路 - Google Patents
パルス幅調整集積回路Info
- Publication number
- JPH02219317A JPH02219317A JP4075989A JP4075989A JPH02219317A JP H02219317 A JPH02219317 A JP H02219317A JP 4075989 A JP4075989 A JP 4075989A JP 4075989 A JP4075989 A JP 4075989A JP H02219317 A JPH02219317 A JP H02219317A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplified signal
- circuit
- pulse width
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 101100028130 Danio rerio ora1 gene Proteins 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパルス幅調整集積回路、特に、多相タイミング
信号のパルス幅調整を必要とする情報処理装置での使用
に適したパルス幅調整可能なパルス幅調整集積回路に関
する。
信号のパルス幅調整を必要とする情報処理装置での使用
に適したパルス幅調整可能なパルス幅調整集積回路に関
する。
従来のパルス幅調整集積回路は、複数の縦続接続ゲート
群のゲート段数の変化、あるいは遅延素子（固定あるい
は可変）を用いて多種のパルス幅を有するタイミング信
号を得ていた。
群のゲート段数の変化、あるいは遅延素子（固定あるい
は可変）を用いて多種のパルス幅を有するタイミング信
号を得ていた。
上述した従来のパルス幅調整集積回路は、ゲート段数の
変更が、印刷配線等の導線により行なわれるため、タイ
ミング信号の設定変更は困難で、汎用性に欠け、かつ外
部端子数が多くなり高集積化し難いという欠点があった
。
変更が、印刷配線等の導線により行なわれるため、タイ
ミング信号の設定変更は困難で、汎用性に欠け、かつ外
部端子数が多くなり高集積化し難いという欠点があった
。
また固定遅延素子では、精度等の問題により設定が段階
的になり品種数が増加し、可変遅延素子でも同様に設定
が段階的になり、かつ構造上電気的に波形歪が生じると
いう欠点があった。
的になり品種数が増加し、可変遅延素子でも同様に設定
が段階的になり、かつ構造上電気的に波形歪が生じると
いう欠点があった。
本発明のパルス幅調整集積回路は、
（Ａ）定電流源の電流値を制御する制御信号が制御端子
から供給され、入力信号が入力端子から供給され、リフ
ァレンス信号がリファレンス端子より供給され、前記入
力信号と前記制御信号とにもとづいて、第１の出力端よ
り前記入力信号波形と同位相、同パルス幅で第１の振幅
を有する第１の増幅信号を出力し、第２の出力端より前
記第１の増幅信号と同位相、同パルス幅で振幅のみを特
定の比率で減少させた第２の増幅信号を出力する第１の
差動増幅回路、 （Ｂ）前記第１の増幅信号を増幅し、第３の増幅信号を
出力する第１のエミッタホロワ回路、（Ｃ）前記第２の
増幅信号を増幅し、第４の増幅信号を出力する第２のエ
ミッタホロワ回路、（Ｄ）前記第３の増幅信号と前記第
４の増幅信号とにもとづいて、第５の増幅信号を出力端
子に出力する第２の差動増幅回路、 とを含んで構成される。
から供給され、入力信号が入力端子から供給され、リフ
ァレンス信号がリファレンス端子より供給され、前記入
力信号と前記制御信号とにもとづいて、第１の出力端よ
り前記入力信号波形と同位相、同パルス幅で第１の振幅
を有する第１の増幅信号を出力し、第２の出力端より前
記第１の増幅信号と同位相、同パルス幅で振幅のみを特
定の比率で減少させた第２の増幅信号を出力する第１の
差動増幅回路、 （Ｂ）前記第１の増幅信号を増幅し、第３の増幅信号を
出力する第１のエミッタホロワ回路、（Ｃ）前記第２の
増幅信号を増幅し、第４の増幅信号を出力する第２のエ
ミッタホロワ回路、（Ｄ）前記第３の増幅信号と前記第
４の増幅信号とにもとづいて、第５の増幅信号を出力端
子に出力する第２の差動増幅回路、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
第１図に示すパルス幅調整集積回路は、（Ａ）定電流源
の電流値を制御する制御信号Ｃが制御端子１３から供給
され、入力信号ａが入力端子１１から供給され、リファ
レンス信号すがリファレンス１２端子より供給され、入
力信号ａと制御信号Ｃとにもとづいて、第１の出力端よ
り入力信号波形ａと同位相、同パルス幅で第１の振幅を
有する第１の増幅信号ｄを出力し、第２の出力端より増
幅信号ｄと同位相、同パルス幅で振幅のみを特定の比率
で減少させた第２の増幅信号ｅを出力する第１の差動増
幅回路１、（Ｅｌ）増幅信号ｄを増幅し、第３の増幅信
号ｆを出力する第１のエミッタホロワ回路２、 （Ｃ）増幅信号ｅを増幅し、第４の増幅信号ｇを出力す
る第２のエミッタホロワ回路３、 （Ｄ）増幅信号ｆと増幅信号ｇとにもとづいて、第５の
増幅信号りを出力端子２１に出力する第２の差動増幅回
路４、 とを含むことを特徴とするパルス幅調整集積回路。
の電流値を制御する制御信号Ｃが制御端子１３から供給
され、入力信号ａが入力端子１１から供給され、リファ
レンス信号すがリファレンス１２端子より供給され、入
力信号ａと制御信号Ｃとにもとづいて、第１の出力端よ
り入力信号波形ａと同位相、同パルス幅で第１の振幅を
有する第１の増幅信号ｄを出力し、第２の出力端より増
幅信号ｄと同位相、同パルス幅で振幅のみを特定の比率
で減少させた第２の増幅信号ｅを出力する第１の差動増
幅回路１、（Ｅｌ）増幅信号ｄを増幅し、第３の増幅信
号ｆを出力する第１のエミッタホロワ回路２、 （Ｃ）増幅信号ｅを増幅し、第４の増幅信号ｇを出力す
る第２のエミッタホロワ回路３、 （Ｄ）増幅信号ｆと増幅信号ｇとにもとづいて、第５の
増幅信号りを出力端子２１に出力する第２の差動増幅回
路４、 とを含むことを特徴とするパルス幅調整集積回路。
第２図は第１図に示すパルス幅調整集積回路の詳細を示
す回路図である。
す回路図である。
トランジスタＱｌ、Ｑ１．Ｏ，抵抗器Ｒ１，Ｒ，９によ
り入カニミッタ回路、トランジスタＱ２〜Ｑ５、抵抗器
Ｒ２〜Ｒ６により第１の差動増幅回路が構成され、トラ
ンジスタＱ５のベースは外部端子Ｖｃに接続されている
。
り入カニミッタ回路、トランジスタＱ２〜Ｑ５、抵抗器
Ｒ２〜Ｒ６により第１の差動増幅回路が構成され、トラ
ンジスタＱ５のベースは外部端子Ｖｃに接続されている
。
トランジスタＱ３．Ｑ４のコレクタは各々、トランジス
タＱ６定電流源■１．トランジスタＱ９、抵抗器Ｒ８で
構成されているエミッタホロア回路に接続され、更にト
ランジスタＱ７．Ｑ８゜定電流源■２により構成された
第２の差動増幅回路の入力に接続されている。
タＱ６定電流源■１．トランジスタＱ９、抵抗器Ｒ８で
構成されているエミッタホロア回路に接続され、更にト
ランジスタＱ７．Ｑ８゜定電流源■２により構成された
第２の差動増幅回路の入力に接続されている。
いま、入力端子ＩＮに“Ｌ ”レベル、端子ＶＲには入
力端子に印加される信号レベルの１／２の参照レベルが
印加されると、第１の差動増幅器の出力は、抵抗器Ｒ６
を流れる電流をＩＲ６Ｒ２＝Ｒ３＝Ｒ５＝Ｒｃ 、Ｒ４
＝４／３Ｒｃとすると、トランジスタＱ２はＯＦＦ、）
ランジスタＱ３．Ｑ４はＯＮであるから、トランジスタ
Ｑ３、Ｑ４のコレクタ電位ｖｃ Ｑ ３ ＋ ｖｃ Ｑ
４はＶｃ ｏ ３−２／３ ・Ｒｃ ・ＩＲ６Ｖｃ
Ｑ ４−１／３ ・Ｒｃ ・ＩＲ６また、入力端子ＩＮ
が“Ｈ″ルベル時、トランジスタＱ２はＯＮ、）ランジ
スタＱ３．Ｑ４はＯＦＦであるから、トランジスタＱ３
．Ｑ４のコレクタ電位■ｃＱ３．ｖｃＱ４は Ｖｃ Ｑ ３＝ Ｇ Ｎ Ｄ Ｖｃ Ｑ ４ ＝ １／３Ｒｃ ・ＩＲ６
つまり、トランジスタ３のコレクタには人力と同相のレ
ベル変換された信号振幅が、トランジスタＱ４をコレク
タには入力に無関係にレベル変換された信号振幅１／２
のレベルが発生ずる。
力端子に印加される信号レベルの１／２の参照レベルが
印加されると、第１の差動増幅器の出力は、抵抗器Ｒ６
を流れる電流をＩＲ６Ｒ２＝Ｒ３＝Ｒ５＝Ｒｃ 、Ｒ４
＝４／３Ｒｃとすると、トランジスタＱ２はＯＦＦ、）
ランジスタＱ３．Ｑ４はＯＮであるから、トランジスタ
Ｑ３、Ｑ４のコレクタ電位ｖｃ Ｑ ３ ＋ ｖｃ Ｑ
４はＶｃ ｏ ３−２／３ ・Ｒｃ ・ＩＲ６Ｖｃ
Ｑ ４−１／３ ・Ｒｃ ・ＩＲ６また、入力端子ＩＮ
が“Ｈ″ルベル時、トランジスタＱ２はＯＮ、）ランジ
スタＱ３．Ｑ４はＯＦＦであるから、トランジスタＱ３
．Ｑ４のコレクタ電位■ｃＱ３．ｖｃＱ４は Ｖｃ Ｑ ３＝ Ｇ Ｎ Ｄ Ｖｃ Ｑ ４ ＝ １／３Ｒｃ ・ＩＲ６
つまり、トランジスタ３のコレクタには人力と同相のレ
ベル変換された信号振幅が、トランジスタＱ４をコレク
タには入力に無関係にレベル変換された信号振幅１／２
のレベルが発生ずる。
また、上式より、レベル変換された信号振幅は、外部端
子Ｖｃに印加される電圧により、電流ＩＲ６を可変にす
ることができるため、外部端子Ｖｃにより自由に制御す
ることができる。
子Ｖｃに印加される電圧により、電流ＩＲ６を可変にす
ることができるため、外部端子Ｖｃにより自由に制御す
ることができる。
レベル変換された信号は、各々エミッタホロワ回路を通
して第２の差動増幅回路に接続される。
して第２の差動増幅回路に接続される。
エミッタホロワ回路は、その特性として立上り時間は無
視できるが、立下り時間は信号振幅および負荷容量に比
例し、電流に反比例する。
視できるが、立下り時間は信号振幅および負荷容量に比
例し、電流に反比例する。
いま、電流は定電流１１１により一定、つまりトランジ
スタＱ６のエミッタの波形は、外部端子Ｖｃを制御する
ことにより信号振幅が変化するため、第２図（ａ）〜（
Ｃ）に示すようになり、その立下り時間は信号振幅に比
例して大きくなる。
スタＱ６のエミッタの波形は、外部端子Ｖｃを制御する
ことにより信号振幅が変化するため、第２図（ａ）〜（
Ｃ）に示すようになり、その立下り時間は信号振幅に比
例して大きくなる。
また、この時、トランジスタＱ９のエミッタ電位は、ト
ランジスタＱ６のエミッタに発生する信号振幅の１／２
のレベルが印加されるので、ＶＬＲｌ、ＶＬＲ２，ＶＬ
Ｒ３のレベルとなる。
ランジスタＱ６のエミッタに発生する信号振幅の１／２
のレベルが印加されるので、ＶＬＲｌ、ＶＬＲ２，ＶＬ
Ｒ３のレベルとなる。
この結果、第２図（ｄ）に示す入力端子ＩＮに印加され
るタイミング信号ＩＮ−に対して、第２の差動増幅回路
の出力端子ＯＵＴには、外部端子Ｖｃを制御することに
より、パルス幅が調整された第２図（ｅ）〜（ｇ）・に
示すような■○ＵＴ１− ＶＯＵＴ２−、Ｖ○ＵＴ３
−のように、入力端子ＩＮに印加されたタイミング信号
と同一振幅を持つタイミング信号を得ることができる。
るタイミング信号ＩＮ−に対して、第２の差動増幅回路
の出力端子ＯＵＴには、外部端子Ｖｃを制御することに
より、パルス幅が調整された第２図（ｅ）〜（ｇ）・に
示すような■○ＵＴ１− ＶＯＵＴ２−、Ｖ○ＵＴ３
−のように、入力端子ＩＮに印加されたタイミング信号
と同一振幅を持つタイミング信号を得ることができる。
本発明のパルス幅調整集積回路は、第１および第２の信
号波形を出力する２つの出力を持つエミッタホロワ回路
付節１の差動増幅回路と、前記第１の差動増幅回路の第
２の信号波形の振幅を可変にするための外部端子と、前
記第１の信号波形を入力とするエミッタホロワ回路付節
１の差動増幅回路により入力されたタイミング信号のパ
ルス幅を前記外部端子に印加される電圧により、高精度
かつ容易に、連続的に調整することができ、更に外部端
子数が少なく高集積化できるという効果がある。
号波形を出力する２つの出力を持つエミッタホロワ回路
付節１の差動増幅回路と、前記第１の差動増幅回路の第
２の信号波形の振幅を可変にするための外部端子と、前
記第１の信号波形を入力とするエミッタホロワ回路付節
１の差動増幅回路により入力されたタイミング信号のパ
ルス幅を前記外部端子に印加される電圧により、高精度
かつ容易に、連続的に調整することができ、更に外部端
子数が少なく高集積化できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すパルス幅調整集積回路詳細を示す回路図、
第３図（へ）日＝−−目は第２図に示す回路図の動作を
示すタイムチャートである。 １・・・・・・差動増幅回路、２，３・・・・・・エミ
ッタホロワ回路、４・・・・・差動増幅回路、１１・・
・・・・入力端子、１２・・・・・・リファレンス端子
、１３・・・・・・制御端子、２１出力端子。 爾 １ 囮 代理人 弁理士 内 原 晋 １つ 隼り ｆ旭Ｐ端弓１
第１図に示すパルス幅調整集積回路詳細を示す回路図、
第３図（へ）日＝−−目は第２図に示す回路図の動作を
示すタイムチャートである。 １・・・・・・差動増幅回路、２，３・・・・・・エミ
ッタホロワ回路、４・・・・・差動増幅回路、１１・・
・・・・入力端子、１２・・・・・・リファレンス端子
、１３・・・・・・制御端子、２１出力端子。 爾 １ 囮 代理人 弁理士 内 原 晋 １つ 隼り ｆ旭Ｐ端弓１
Claims (1)
- 【特許請求の範囲】 （Ａ）定電流源の電流値を制御する制御信号が制御端子
から供給され、入力信号が入力端子から供給され、リフ
ァレンス信号がリファレンス端子より供給され、前記入
力信号と前記制御信号とにもとづいて、第１の出力端よ
り前記入力信号波形と同位相、同パルス幅で第１の振幅
を有する第１の増幅信号を出力し、第２の出力端より前
記第１の増幅信号と同位相、同パルス幅で振幅のみを特
定の比率で減少させた第２の増幅信号を出力する第１の
差動増幅回路、 （Ｂ）前記第１の増幅信号を増幅し、第３の増幅信号を
出力する第１のエミッタホロワ回路、 （Ｃ）前記第２の増幅信号を増幅し、第４の増幅信号を
出力する第２のエミッタホロワ回路、 （Ｄ）前記第３の増幅信号と前記第４の増幅信号とにも
とづいて、第５の増幅信号を出力端子に出力する第２の
差動増幅回路、 とを含むことを特徴とするパルス幅調整集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075989A JPH02219317A (ja) | 1989-02-20 | 1989-02-20 | パルス幅調整集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075989A JPH02219317A (ja) | 1989-02-20 | 1989-02-20 | パルス幅調整集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219317A true JPH02219317A (ja) | 1990-08-31 |
Family
ID=12589552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4075989A Pending JPH02219317A (ja) | 1989-02-20 | 1989-02-20 | パルス幅調整集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219317A (ja) |
-
1989
- 1989-02-20 JP JP4075989A patent/JPH02219317A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| JPH02219317A (ja) | パルス幅調整集積回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPH0220171B2 (ja) | ||
| JP3225527B2 (ja) | 遅延回路 | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPH0369205A (ja) | 電流リミット回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JPH0344209A (ja) | 電源電圧調整回路 | |
| KR100271647B1 (ko) | 이득 제어회로 | |
| KR880001930Y1 (ko) | 아날로그 제어신호 인터페이스회로 | |
| JP2845638B2 (ja) | 可変利得回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH01181316A (ja) | タイミング信号発生回路 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JP2000151311A (ja) | ゲイン制御装置 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH04227313A (ja) | デジタル可変遅延回路 | |
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH0468606A (ja) | 非線形可変利得回路 | |
| JPH03210810A (ja) | フィルタ回路 |