JPS63316909A - 利得調整回路 - Google Patents
利得調整回路Info
- Publication number
- JPS63316909A JPS63316909A JP15399587A JP15399587A JPS63316909A JP S63316909 A JPS63316909 A JP S63316909A JP 15399587 A JP15399587 A JP 15399587A JP 15399587 A JP15399587 A JP 15399587A JP S63316909 A JPS63316909 A JP S63316909A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- emitter
- base
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、光信号を中継する光中継器に使用する増幅器の
利得整回路に関し、 信号経路を短くしてIC化を可能にすることを目的とし
、 2つのトランジスタのエミッタを共通の定電流源に接続
した差動増幅器において、該2つのトランジスタのベー
ス・エミッタ間の抵抗値を変化させる抵抗変化手段を何
れか一方のトランジスタに接続すると共に、他方のトラ
ンジスタに入力信号を加え、該エミッタから出力信号を
取り出す構成にする。
利得整回路に関し、 信号経路を短くしてIC化を可能にすることを目的とし
、 2つのトランジスタのエミッタを共通の定電流源に接続
した差動増幅器において、該2つのトランジスタのベー
ス・エミッタ間の抵抗値を変化させる抵抗変化手段を何
れか一方のトランジスタに接続すると共に、他方のトラ
ンジスタに入力信号を加え、該エミッタから出力信号を
取り出す構成にする。
本発明は1例えば光信号を中継する光中継器に使用する
増幅器の利得調整回路に関するものである。
増幅器の利得調整回路に関するものである。
近年、光通信の大容量、高速化に伴って伝送すべきパル
スの幅が1例えば数ns〜数+nsと狭くなっているの
で、例えば数百83幅の電源雑音によって前記パルスに
誤りが生ずることが問題になってきている。
スの幅が1例えば数ns〜数+nsと狭くなっているの
で、例えば数百83幅の電源雑音によって前記パルスに
誤りが生ずることが問題になってきている。
そこで、この電源雑音を除去する等の為に電源安定化回
路等が使用される様になったが、この安電化回路に供給
される直流電圧は5vと決められているので、安定化さ
れて増幅器に加えられる直流電圧は3〜4vとなる。
路等が使用される様になったが、この安電化回路に供給
される直流電圧は5vと決められているので、安定化さ
れて増幅器に加えられる直流電圧は3〜4vとなる。
この為、利得調整回路としてはこの様な低電圧でも正常
に動作すると共に、電源雑音を出来るだけ拾わず、装置
の小型化に対応してIC化が可能である様にする必要が
ある。
に動作すると共に、電源雑音を出来るだけ拾わず、装置
の小型化に対応してIC化が可能である様にする必要が
ある。
(従来の技術〕
第3図は従来例のブロック図を示す。
以下、入出力信号は高速パルスの電気信号として第3図
の動作を説明する。
の動作を説明する。
入力信号Viaは増幅器1で所定のレベルまで増幅され
た後、抵抗R,と可変抵抗R11+を用いて減衰される
。そして、コンデンサC1を介して増幅器2で所定のレ
ベルまで増幅され、 OUT端子から出力されるが、可
変抵抗RVIを調整することにより利得を変化させるこ
とができる。
た後、抵抗R,と可変抵抗R11+を用いて減衰される
。そして、コンデンサC1を介して増幅器2で所定のレ
ベルまで増幅され、 OUT端子から出力されるが、可
変抵抗RVIを調整することにより利得を変化させるこ
とができる。
尚、Vccは9例えば直流3〜4vである。
〔発明が解決しようとする問題点]
第3図の回路をIC化する際には、抵抗R1+ 可変抵
抗RV、及びコンデンサC1は利得調整部分の為にIC
パッケージの外部に設けなければならない。
抗RV、及びコンデンサC1は利得調整部分の為にIC
パッケージの外部に設けなければならない。
しかし、この部分は信号が伝搬するので信号経路が長く
なり、しかも増幅器2の入力インピーダンスは高いので
、電源雑音や出力信号の入力側への帰還成分等の外部雑
音を拾いやすいと云う問題点がある。
なり、しかも増幅器2の入力インピーダンスは高いので
、電源雑音や出力信号の入力側への帰還成分等の外部雑
音を拾いやすいと云う問題点がある。
上記の問題点は第1図に示す利得調整回路により解決さ
れる。
れる。
ここで、4は2つのトランジスタのベース・エミッタ間
の抵抗値を変化させる抵抗変化手段で、この抵抗変化手
段を差動増幅器の何れか一方のトランジスタに接続する
と共に、他方のトランジスタに入力信号を加え、該エミ
ッタから出力信号を取り出す構成にした。
の抵抗値を変化させる抵抗変化手段で、この抵抗変化手
段を差動増幅器の何れか一方のトランジスタに接続する
と共に、他方のトランジスタに入力信号を加え、該エミ
ッタから出力信号を取り出す構成にした。
本発明は抵抗変化手段4により、トランジスタQ1及び
トランジスタQ2に流れる電流の電流和11は一定のま
ま、それぞれのトランジスタに流れる電流比を変化させ
ることができる様にした。
トランジスタQ2に流れる電流の電流和11は一定のま
ま、それぞれのトランジスタに流れる電流比を変化させ
ることができる様にした。
ここで、トランジスタQ1及びQ2のベース・エミッタ
間の抵抗をRb1l l及びR11112とすると、利
得調整回路の利得Gは で与えられる。
間の抵抗をRb1l l及びR11112とすると、利
得調整回路の利得Gは で与えられる。
即ち、利得はベース・エミッタ間の抵抗比で決定される
が、この抵抗比は対応するトランジスタに流れる電流に
依存するので、抵抗変化手段4により利得が変化するこ
とになる。
が、この抵抗比は対応するトランジスタに流れる電流に
依存するので、抵抗変化手段4により利得が変化するこ
とになる。
尚、信号はトランジスタのベースからエミッタを通って
出力されるので、抵抗変化手段4が接続されたトランジ
スタのベースは信号経路外となり、抵抗変化手段をIC
の外部に設けても信号経路は長くならず、外部雑音を拾
う可能性は改善され、 IC化が可能となる。
出力されるので、抵抗変化手段4が接続されたトランジ
スタのベースは信号経路外となり、抵抗変化手段をIC
の外部に設けても信号経路は長くならず、外部雑音を拾
う可能性は改善され、 IC化が可能となる。
第2図は実施例のブロック図を示す。
尚、トランジスタQl+021定電流源■、は差動増幅
器3の構成部分、トランジスタQ4.定電流源Iff。
器3の構成部分、トランジスタQ4.定電流源Iff。
可変抵抗器1?vzは抵抗変化手段4の構成部分で、I
2は定電流源を示す。又、企図を通じて同一符号は同一
対象物を示す。以下、第2図の動作を説明する。
2は定電流源を示す。又、企図を通じて同一符号は同一
対象物を示す。以下、第2図の動作を説明する。
先ず、入力信号Vinが増幅器1で増幅された後にトラ
ンジスタQ、に加えられる。トランジスタ03はインピ
ーダン変換回路で増幅器lからトランジスタQ3を見た
インピーダンスは高く、トランジスタロ■からトランジ
スタQ3を見たインピーダンスは低くなるので、増幅器
1に影響を与えず、トランジスタQ1のベースが駆動で
きる様になっている。
ンジスタQ、に加えられる。トランジスタ03はインピ
ーダン変換回路で増幅器lからトランジスタQ3を見た
インピーダンスは高く、トランジスタロ■からトランジ
スタQ3を見たインピーダンスは低くなるので、増幅器
1に影響を与えず、トランジスタQ1のベースが駆動で
きる様になっている。
この為、増幅器1の出力はトランジスタ03を介してト
ランジスタQ、のベースからエミッタを通って利得調整
された後、増幅器2で増幅されて所定の出力信号V。L
ITが送出される。
ランジスタQ、のベースからエミッタを通って利得調整
された後、増幅器2で増幅されて所定の出力信号V。L
ITが送出される。
尚、トランジスタQ4はトランジスタQ、と同じくイン
ピーダンス変換を行っている部分で、可変抵抗器RV、
を可変するとトランジスタQ4のエミッタ電圧が変化し
、それがトランジスタQ、のベースに加えられる。
ピーダンス変換を行っている部分で、可変抵抗器RV、
を可変するとトランジスタQ4のエミッタ電圧が変化し
、それがトランジスタQ、のベースに加えられる。
この時、例えばトランジスタQ2のエミッタ電流が大き
くなると、トランジスタQ、のエミッタ電流が小さくな
ると云う様に互いに逆方向に変化し。
くなると、トランジスタQ、のエミッタ電流が小さくな
ると云う様に互いに逆方向に変化し。
これに対応してRbe□+ Rb*Iが変化して利得調
整回路の利得が変化する。
整回路の利得が変化する。
即ち、利得調整に際して、信号を直接操作していないの
で、信号経路が長くならず、これにより外部雑音を拾う
可能性が少なくなり、 IC化が可能となる。
で、信号経路が長くならず、これにより外部雑音を拾う
可能性が少なくなり、 IC化が可能となる。
以上詳細に説明した様に本発明は信号経路が長くならな
いので外部雑音を拾う可能性が少なくなり、 rc化が
可能となる。
いので外部雑音を拾う可能性が少なくなり、 rc化が
可能となる。
第1図は本発明の原理ブロック図、
第2図は実施例のブロック図、
第3図は従来例のブロック図を示す。
図において、
3は差動増幅器、
4は抵抗変化手段を示す。
Claims (1)
- 【特許請求の範囲】 2つのトランジスタのエミッタを共通の定電流源に接続
した差動増幅器(3)において、 該2つのトランジスタのベース・エミッタ間の抵抗値を
変化させる抵抗変化手段(4)を何れか一方のトランジ
スタに接続すると共に、 他方のトランジスタに入力信号を加え、該エミッタから
出力信号を取り出す構成にしたことを特徴とする利得調
整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15399587A JPS63316909A (ja) | 1987-06-19 | 1987-06-19 | 利得調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15399587A JPS63316909A (ja) | 1987-06-19 | 1987-06-19 | 利得調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63316909A true JPS63316909A (ja) | 1988-12-26 |
Family
ID=15574614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15399587A Pending JPS63316909A (ja) | 1987-06-19 | 1987-06-19 | 利得調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63316909A (ja) |
-
1987
- 1987-06-19 JP JP15399587A patent/JPS63316909A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
JP2665025B2 (ja) | 増幅器回路 | |
EP0320471B1 (en) | Common mode sensing and control in balanced amplifier chains | |
JPS6337709A (ja) | ヒステリシスを持つスイッチング回路 | |
US4947135A (en) | Single-ended chopper stabilized operational amplifier | |
JPS63136807A (ja) | 増幅回路 | |
CA2102721A1 (en) | Differential Gain Stage for Use in a Standard Bipolar ECL Process | |
JPH03123208A (ja) | 差動電流増幅回路 | |
JPS63316909A (ja) | 利得調整回路 | |
JP2001111419A (ja) | チャージポンプ回路 | |
JPH051646B2 (ja) | ||
JPH0527282B2 (ja) | ||
JPH03154508A (ja) | 増幅器回路 | |
EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
JPS6331214A (ja) | 可変遅延回路 | |
JPH0225286B2 (ja) | ||
JPH06169225A (ja) | 電圧電流変換回路 | |
JPH03201809A (ja) | 差動出力回路 | |
JPH0219648B2 (ja) | ||
JPS59183514A (ja) | 可変利得差動増幅回路 | |
KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
JP3186001B2 (ja) | Ic試験装置 | |
JPH10224156A (ja) | 電流電圧変換回路 | |
KR0172421B1 (ko) | 대역통과 필터 장치 | |
JPH02309805A (ja) | 減衰回路 |