JPS6129932A - Ａ／ｄ変換器付マイクロコンピユ−タ - Google Patents
Ａ／ｄ変換器付マイクロコンピユ−タInfo
- Publication number
- JPS6129932A JPS6129932A JP15061184A JP15061184A JPS6129932A JP S6129932 A JPS6129932 A JP S6129932A JP 15061184 A JP15061184 A JP 15061184A JP 15061184 A JP15061184 A JP 15061184A JP S6129932 A JPS6129932 A JP S6129932A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- converter
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はＡ／Ｄ変換変換器付マイクロコンビメータし、
特にＡ／Ｄ変換器の変換結果をテストできるＡ／Ｄ変換
器付マイクロコンビエータに関する０ （従来技術） 従来技術について第２図を用いて説明する。第 ・２
図は従来のＡ／Ｄ変換器付マイクロコンビ二−タの一例
を示すプロ、り図である。同図において、アナログ入力
信号がアナログ信号入力端子ｌに入力されてからＡ／Ｄ
変換した結果をマイクロコンピュータの出力端子９１．
〜９ｎに出力する場合、アナログ信号入力端子１のアナ
ログ入力に対しＡ／Ｄ変換器（以下単にＡ／Ｄ）２がＡ
／Ｄ変換を行い、Ａ／Ｄ２からの変換終了信号１００を
中央処理装置（以下ＣＰＵ）３が受けとシ、該変換終了
信号１００に基づいてＣＰＵ３から発生される制御信号
１０１でＡ／Ｄ２による変換結果のデジタル値数ビット
が内部バス４に出力される。内部バス４に出力された変
換結果をＣＰＵ３が受けとシ、通常はこれを用いてデー
タ処理が行われる。
特にＡ／Ｄ変換器の変換結果をテストできるＡ／Ｄ変換
器付マイクロコンビエータに関する０ （従来技術） 従来技術について第２図を用いて説明する。第 ・２
図は従来のＡ／Ｄ変換器付マイクロコンビ二−タの一例
を示すプロ、り図である。同図において、アナログ入力
信号がアナログ信号入力端子ｌに入力されてからＡ／Ｄ
変換した結果をマイクロコンピュータの出力端子９１．
〜９ｎに出力する場合、アナログ信号入力端子１のアナ
ログ入力に対しＡ／Ｄ変換器（以下単にＡ／Ｄ）２がＡ
／Ｄ変換を行い、Ａ／Ｄ２からの変換終了信号１００を
中央処理装置（以下ＣＰＵ）３が受けとシ、該変換終了
信号１００に基づいてＣＰＵ３から発生される制御信号
１０１でＡ／Ｄ２による変換結果のデジタル値数ビット
が内部バス４に出力される。内部バス４に出力された変
換結果をＣＰＵ３が受けとシ、通常はこれを用いてデー
タ処理が行われる。
ここでＡ／Ｄ変換結果のテストを行う場合は。
ｃｐｕａから内部バス４に再度変換結果を出力し、ＣＰ
Ｕ３からのレジスタ取込み信号１０２によル変換結果が
レジスタ５に取シ込まれ、出力端子９１、〜９ｎに出力
される。
Ｕ３からのレジスタ取込み信号１０２によル変換結果が
レジスタ５に取シ込まれ、出力端子９１、〜９ｎに出力
される。
しかしながら、とのような処理を行う場合は必ずＣＰＵ
３を介するので、Ａ／Ｄ変換器付マイクロコンピュータ
のＡ／Ｄ２のテスト時に、アナログ信号が入力されてか
らＡ／Ｄ変換結果をマイクロコンピュータの出力端子９
１．〜９ｎに出力するまで時間がかかるという欠点があ
った。
３を介するので、Ａ／Ｄ変換器付マイクロコンピュータ
のＡ／Ｄ２のテスト時に、アナログ信号が入力されてか
らＡ／Ｄ変換結果をマイクロコンピュータの出力端子９
１．〜９ｎに出力するまで時間がかかるという欠点があ
った。
（発明の目的）
本発明の目的は、入力したテスト信号に基づいて変換結
果を出力することにより上記欠点を除去し、アナログ信
号が入力されてから短い時間でデジタル値を出力端子に
出力り、Ａ／Ｄ変換結果をテストできるようＫしたＡ／
Ｄ変換変換器付マイクロコンビメータ供することにある
。
果を出力することにより上記欠点を除去し、アナログ信
号が入力されてから短い時間でデジタル値を出力端子に
出力り、Ａ／Ｄ変換結果をテストできるようＫしたＡ／
Ｄ変換変換器付マイクロコンビメータ供することにある
。
（発明の構成）
本発明によれば、各種データの処理及び該データ処理の
ための制御信号の生成を行う中央処理装置と、入力アナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器とを
備えるＡ／Ｄ変換器付マイクロコンピュータにおいて、
該マイクロコンピュータの動作テストを行うテスト信号
を入力したとき該テスト信号に基づいて前記Ａ／Ｄ変換
器の変換結果を出力する手段を有することを特徴とする
Ａ／Ｄ変換器付マイクＣＩコンピュータが得られる０（
実施例） 次に第１図を用いて本発明について説明する０第１図は
本発明のＡ／Ｄ変換器付マイクロコンピュータの一実施
例を示すプロ、り図でらる０同図において、従来例と同
じ構成要件には第２図と同じ符号を付しである。即ち本
実施例は従来例にテスト信号入力端子６からのテスト信
号１０３とＣＰＵ３からのレジスタ取込み信号１０２と
を入−ト８とを付加してなる０ アナログ信号入力端子１のアナログ入力に対しＡ／Ｄ２
がＡ／Ｄ変換を行う。ここでテスト信号入力端子６への
テスト信号１０３が′１＃であれば、変換結果を内部バ
ス４に出力する信号であるオアゲート８の出力が“１”
になり、該変換結果が内部バス４に出力きれる。またレ
ジスタ取込み・ 信号１０２のいかんを問わずテスト
信号１０３がＬ１＃なので、オアゲート７の出力が′１
″′になる。したがって内部バス４の変換結果がレジス
タ５に取り込まれ、出力端子９１．〜９ｎに出力される
。
ための制御信号の生成を行う中央処理装置と、入力アナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器とを
備えるＡ／Ｄ変換器付マイクロコンピュータにおいて、
該マイクロコンピュータの動作テストを行うテスト信号
を入力したとき該テスト信号に基づいて前記Ａ／Ｄ変換
器の変換結果を出力する手段を有することを特徴とする
Ａ／Ｄ変換器付マイクＣＩコンピュータが得られる０（
実施例） 次に第１図を用いて本発明について説明する０第１図は
本発明のＡ／Ｄ変換器付マイクロコンピュータの一実施
例を示すプロ、り図でらる０同図において、従来例と同
じ構成要件には第２図と同じ符号を付しである。即ち本
実施例は従来例にテスト信号入力端子６からのテスト信
号１０３とＣＰＵ３からのレジスタ取込み信号１０２と
を入−ト８とを付加してなる０ アナログ信号入力端子１のアナログ入力に対しＡ／Ｄ２
がＡ／Ｄ変換を行う。ここでテスト信号入力端子６への
テスト信号１０３が′１＃であれば、変換結果を内部バ
ス４に出力する信号であるオアゲート８の出力が“１”
になり、該変換結果が内部バス４に出力きれる。またレ
ジスタ取込み・ 信号１０２のいかんを問わずテスト
信号１０３がＬ１＃なので、オアゲート７の出力が′１
″′になる。したがって内部バス４の変換結果がレジス
タ５に取り込まれ、出力端子９１．〜９ｎに出力される
。
（発明の効果）
以上の説明によシ明らかなように本発明のに■変換器付
マイクロコンピュータによれば、アナログ信号が入力さ
れてから出力端子ＫＡ／Ｄ変換結果が出力されるまで簡
単な回路を付加することによりＣＰＵを介さずに短い時
間で処理できるので、Ａ／Ｄ変換器付マイクロコンピュ
ータのＡ／Ｄ変換器テスト時に大きな効果が生じる。
マイクロコンピュータによれば、アナログ信号が入力さ
れてから出力端子ＫＡ／Ｄ変換結果が出力されるまで簡
単な回路を付加することによりＣＰＵを介さずに短い時
間で処理できるので、Ａ／Ｄ変換器付マイクロコンピュ
ータのＡ／Ｄ変換器テスト時に大きな効果が生じる。
第１図は本発明のＡ／Ｄ変換器付マイクロコンピュータ
の一実施例を示すブロック図及び第２図は従来のＡ／Ｄ
変換変換器付マイクロコンビメータ例を示すブロック図
である。 図において、 １・・・・・・アナログ信号入力端子、２・・・・・・
Ａ／Ｄ変換器（Ａ／Ｄ） 、３・・・・・・中央処理装
置（ＣＰＵ）、４・・・・・・内部ハス、５・・・・・
レジスタ、６・・・・・・テスト信号入力端子、７，８
・・・・・・オアゲー）、９１．〜９ｎ・・・・・・出
力端子、１００・・・・・・変換終了信号、１０１・・
・・・・制−信号、１０２・・・・・・レジスタ取込み
信号、１０３・・・・・・テスト信号０ ８１ 区 第 ２ 区
の一実施例を示すブロック図及び第２図は従来のＡ／Ｄ
変換変換器付マイクロコンビメータ例を示すブロック図
である。 図において、 １・・・・・・アナログ信号入力端子、２・・・・・・
Ａ／Ｄ変換器（Ａ／Ｄ） 、３・・・・・・中央処理装
置（ＣＰＵ）、４・・・・・・内部ハス、５・・・・・
レジスタ、６・・・・・・テスト信号入力端子、７，８
・・・・・・オアゲー）、９１．〜９ｎ・・・・・・出
力端子、１００・・・・・・変換終了信号、１０１・・
・・・・制−信号、１０２・・・・・・レジスタ取込み
信号、１０３・・・・・・テスト信号０ ８１ 区 第 ２ 区
Claims (1)
- 各種データの処理及び該データ処理のための制御信号の
生成を行う中央処理装置と、入力アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換器とを備えるＡ／Ｄ変換
器付マイクロコンピュータにおいて、該マイクロコンピ
ュータの動作テストを行うテスト信号を入力したとき該
テスト信号に基づいて前記Ａ／Ｄ変換器の変換結果を出
力する手段を有することを特徴とするＡ／Ｄ変換器付マ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15061184A JPS6129932A (ja) | 1984-07-20 | 1984-07-20 | Ａ／ｄ変換器付マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15061184A JPS6129932A (ja) | 1984-07-20 | 1984-07-20 | Ａ／ｄ変換器付マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6129932A true JPS6129932A (ja) | 1986-02-12 |
Family
ID=15500662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15061184A Pending JPS6129932A (ja) | 1984-07-20 | 1984-07-20 | Ａ／ｄ変換器付マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4879191B2 (ja) * | 2005-01-13 | 2012-02-22 | ザ ティムケン カンパニー | 高減速比の電気ハブ駆動装置 |
-
1984
- 1984-07-20 JP JP15061184A patent/JPS6129932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4879191B2 (ja) * | 2005-01-13 | 2012-02-22 | ザ ティムケン カンパニー | 高減速比の電気ハブ駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6129932A (ja) | Ａ／ｄ変換器付マイクロコンピユ−タ | |
| JPH0619700B2 (ja) | 演算装置 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| KR820000086B1 (ko) | 아날로그 연산장치 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPS62271525A (ja) | 符号圧縮変換方式 | |
| JP2890412B2 (ja) | 符号変換回路 | |
| JPS6352488B2 (ja) | ||
| JPH03185927A (ja) | Ａ／ｄ変換器 | |
| JPH02257720A (ja) | Ｄ／ａ変換回路 | |
| JPS6126978Y2 (ja) | ||
| JPH06195197A (ja) | 音声符号化演算装置 | |
| JPS6017531A (ja) | デジタル信号処理プロセツサ | |
| JPS6124331A (ja) | アナログ−デイジタル変換器 | |
| JPH0324619A (ja) | ２進負数表示変換器 | |
| JPH01162926A (ja) | データ長可変演算装置 | |
| JPH0612186A (ja) | 信号処理装置 | |
| JPH01274201A (ja) | ディジタル制御装置 | |
| JPH0636164B2 (ja) | Ｆｆｔ演算装置 | |
| JPH02259800A (ja) | エコー発生回路 | |
| JPH08327700A (ja) | Ｐｃｍコーデック及びそのテスト方法 | |
| JPS5955493A (ja) | 電子楽器の周波数制御装置 | |
| JPS63298475A (ja) | ヒステリシス回路 | |
| JPS5953927A (ja) | 制御装置 | |
| JPH03104417A (ja) | Ａ／ｄ変換装置 |