JPS5955493A - 電子楽器の周波数制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子楽器の周波数制御装置に関−１−る。

従来より、周波数情報を記憶するメモリ、例えばＲＯＭ
の容−計を少なくするために、特定の１オクタ一ブ分の
情報を記憶させておき、他のオクターブの情報は、この
メモリに記憶されている周波数情報を、オクターブに応
じてシフトして生成することが一般に行われている。

しかし、このようなシフトを行うためには、多くのビッ
トのデータをシフト１−るシフト回路が必要となり、ハ
ード的に負４１シが大きくなるという欠点があった。

この発明は、上記事情に鑑みてなされたもので、簡単な
回路構成で、楽音の音階周波数に対応する音階クロック
を生成するようにした電子楽器の周波数制御装置を提供
することを目的とする。

以下図面に示−１−一実施例につき、本発明を詳述する
。

第１図は、本実施例の概略的なブロック回路を示し、図
中１は、音階コード発生回路である。

この′ｔに子楽器は、８音ポリフオニツクであり、この
８音分の音階コードが、時分割的に順次出力する。なお
、この音階コード発生回路１には、図示しないＣＩ）　
（Ｊから、音階コードが発生して供給され、こσ）音階
コード発生回路１内にホールドされることになる。

そして、この音階コード発生回路１からは、４ビツトの
７ノートコードと、２ビツトのオクターブコードが出力
し、上記ノートコードは、周波数１（、ＯＭ　２に印加
される。即ち、周波数１（０Ｍ２には、例えば１オクタ
ーブ１２廿の周波数情報が記憶されており、ノートコー
ドによりアクセスされ、その上位５ビツトのデータは、
音階クロック発生回路３に供給され、下位４ビツトσ）
データはゲート回路４に供給される。そして、音階り■
コック発生回路３においては、ゲート回１）各４の出力
と、周波数Ｉｔ　ＯＭ　２出力と、音階コード発生回路
１の出力であるオクターブコードにより制御されて、音
階クロックを出力し波形アドレス発生回路５に供給され
る。なお、この音階クロック発生回路３については、第
２図にその詳細を示してあり、後述する。更に、音階ク
ロックはゲート回路４にも与えられる。

波形アドレス発生回路５では、音階クロックをカウント
することによって、アト１／スデータを生成するもので
、その出力は、楽音波形メモリ６に印加されると共に、
ゲート回路４に供給されるう 次て、この第１図に示１−ブロック回路図の動作を説明
′１〜ろ。即ち、音階コード発生回路１がら出力されろ
ノートコードにより、周波数Ｉも０Ｍ２かも読み出され
る周波数情報は、波形の１ステップ間のクロック数に基
本的に対応している。

つまり、周波数情報のうち、」三位データで表現されて
いる数値ぐい＆　ｒｎ」とする）が、基本的な１ステッ
プα−クロック数であり、下位データで表現されている
数値（いまｒ　、ｌ］Ｊとする）が、各ステップの補正
数となる。

そして、例えば、楽音波形メモリ６に、楽音波形が、１
周期を１６ステツプに分割されて記憶されているとする
と、この楽析波形は、オクターブな考慮しないとき、ｒ
１６ｎ＋ｍＪクロック数が、１周期の時間幅となる。

そして、−ヒ述したようにこの下位データによって補正
すべきクロック数は決定されるが、とσ）ステップで「
＋１」　のクロック数とするかが、波形アドレス発生回
路５の出力即ち、波形のアドレス出力によって設定され
る。従って、ゲート回路４では、波形のアドレス出力と
周波数情報の下イ〜ｒデータに応じたステップで＋１信
号を音階クロック発生回路３に印加″４−るようになる
。

次に、第２図を参照して、音階クロック発生回路３及び
ゲート回路４の詳細な構成を説明する。なお、この図面
においては、第１図とは入出力信号の位置か異なってい
ることに注意すべきである。即ち、周波数ＬＬ　ＯＭ　
２から与えられる周波数情報の上位５ビツトデータは、
トランスファゲート（８１〜Ｇ５を介して、５ビツトフ
フ ルアデータの入力端Ａ１〜Ａ５に印加される。

そして、この５ビツトフルアダークの各出力は、８ピッ
トシフトレジスタ群８に印加される。そして、夫々のレ
ジスタはクロックφｌで読込動作を行ない、クロックφ
２で読出し動作を行う。そして、このシフトレジスター
洋８の出力は、アンドゲート９〜１：（に印加さ第１、
夫々σ）アンドゲート９〜１３σ）出力は、−に記５ビ
ットフルアダ一すの入力端１３１〜８５に与えられるー
なお、このアンドゲート９〜１：（は、通常″０“信号
で力）るリセット信号［モ１弓の反転された信号１ｔＥ
　が印加される。従って、リセット時に、シフトレジス
タ群８の内容がクリアされろほかは、その出力を、５ビ
ットフルアダー９．Ｋ、アントケート９〜１３は供給す
る。

また、シフトレジスタ群Ｈの出方のうち、最下位ビット
は、インバ〜り１４を介し、その他の出力は直接ノアゲ
ート１５に印加される。更に、このノアゲート１５には
、後述１−る信号ｏｓが反転されて得られる信号ｏ−８
が供給される。

その結果得られる出力信号は＋！ｒ階クコクロックて、
波形アドレス発生回路５に供給されろほか、ゲート回路
４に印加さＪｌ、史に、ナントゲート］６及びナントゲ
ート１７に与えられる。

−ヒ賊己ナントゲート１６Ｋｌｉ、更に、ゲート回路４
σ）出力がインバーター８を介して供給され、また、−
上記信号ＯＳが印加されろ。そして、ナンドゲーｌ、１
６σ）出力は、−に記５ビソトフルアダークのキャリー
人力節１１に与えられる。

まプこ、十、１１己ナンドゲ−１−１７Ｋは、刊・１漸
クロツクのほか、信号０８が印加され、七〇）出力は、
アンドゲート９に供給さ」］るほか、］上記ｌ−ランス
ファゲート）１〜（）５のゲート制ｒｉｌｌ信号として
、インバータ２０を介して印加される。また、上記ナン
トゲート１７の出力は、直接トランスフアケー）０６〜
ＧｌＯσ）ゲート信号として印加される。１工お、この
トランスファゲートＧ６には、信号Ｏ８がインバータ２
】を介して印加され、その他のトランスファゲートＧ７
〜ＧＩＯには電圧信号ＶＤ（信号″′１“）が供給され
る。そして、これらのトランスファゲート０６〜ＧＩＯ
の出力は上記５ビツトフルアダータの入力端Ａ１人Ａ５
に印Ｉノロされる。

史に、音階コード発生回路１から与えられるオクターブ
コードは、オクターブ信号０ｃｔｌ、Ｏｃｔ、２、Ｏｃ
　ｔ　３　Ｋ、変１１ｆｉされて、ゲート回路２２に印
加されろ。そして、更に、こσ）ゲート回路２２にはク
ロックφ８（即ちクロックφ１の８発毎θ）タイミング
で出力する。）でラッチ動作をする２ピットレジスタ２
３−１．２３−２ｔＸ出力Ａ、１３が印加さハ、１ピツ
トの出力として、即ち信号ＯＳとして、上述したアンド
ゲート１６．１７、インバータ２１に、また反転された
信号Ｏ８として、ノアゲート】５に供給される。

そして、ゲート１ｕ路２２からは、オクターブ信号０ｃ
ｔｌが′１“レベルであると、信号Ａと信号１３とをア
ンド条件をとって得られろ信号が出力し、また、オクタ
ーブ信号０ｃｔ２が′１＃であると信号Ａが出力し、オ
クターブ信号Ｑｃｔ３が１１″であると、常時′１”の
信号が出力することになる。ｔ（お、オクターブ信号Ｏ
ｃ　ｔ　３が最も高いオクターブに対応し、オクターブ
信号０ｃｔ２が中間のオクターブに対応し、オクターブ
信号０ｃｔｌが最低オクターブに対応１−る。

そして、上記信号Ａは、ノアゲート２４を介しＣ、レジ
スタ２３−ＩＶｒｃ印加され、・したイクスクルーシブ
ノアゲート２５の一端に印加される。

また、−上記信号］３は、ト記イクスグルーシブノアゲ
ート２５に印加されろ。そして、上記イクスクルーシプ
ノアゲート２５の出力は、ノアゲート２６を介して、レ
ジスタ２３−２に印加される。

こσ）ノアゲート２４．２６には更に、リセット信号１
モ１シが印加されている。従って、リセット信号１（、
＋８が′１″　　レベルとなるとき、レジスタ２　：（
−１，２３−２はリセットされ、その後は、リセット信
号比１（は′０′となるため、後述するような動作を、
レジスタ２３−１．２３−２はスル。

また、上記ゲート回路４には、波形アドレス「ｏ（Ｉｌ
ｌＯＪ〜［＋　１１１Ｊが次の４種類の信号、即ち　［
＊＊＊ｌＪ　　、　　「傘＊１０」　、　　「＊１００
Ｊ　、　１−ＨｌｏｏＪに変換されて供給される。なお
、この「＊」　　は′０“でも１“でも良いことを意味
する。

そして、更に、周波数ＩＬ　ＯＭ　２の下位データ（４
ビツトデータ）が、このゲート回路４に供給され、更に
、音階クロックがこのゲート回路４に供給される、 従って、音階クロックが入力するとき、周波数情報の下
位４ビツトデータに応じて、次表に示す如く１ビット信
号がゲート回路４から出力することになる。

表 なお、上記表において、「○」は′１“出力が得られる
タイミングを示し、例えは、周波数・ｌ〜報の下位デー
タがｌｌ０Ｊである場合、アドレスがｒｌＪ、「３」、
「４」、「５」、「７」、「９」、「１１」、「＋２」
、「１３」、「１５」の１０ケ所で、このゲート回路４
から）１＃信号が得られる為、クロック数は、波形１周
期でｒ＋ｉ０ｊ　　クロックされろことになる。

次に、第２図に示した回路の動作を説明する。

第４図は、第２図に示す回路の基本的なタイミングを示
すもので、各チャンネル時間は、８クロツクｋ　Ｋおと
ずれることは明らかである。

従って、各チャンネルの処理は、８クロツク毎に行わハ
るため、波形アドレスのクロック数の最小単位は、８φ
ｌとなる。

以下、このうちの特定の１チヤンネルについてその動作
を説明する。先ず、ケート回路２２の出力力イ１″とな
り、音１＠クロックが′１″となると、ナントゲート１
７の出力は１０＃となり、従って、トランスファゲート
０１〜Ｇ５が開成することによって、周波数情報の上位
データが、５ビツトフルアダークの入力端Ａ１〜Ａ５に
印加される。また、そのとき、ゲート回路４の出力が′
１′であれば、ナントゲート１６の出力が気１′となり
、あるいは、ゲート回路４の出力がキャリー入力端Ｃｉ
　ｎに印ＩＪ１］される。

そのとλ、シフトレジスター洋８の出力は、最下位ピッ
ト力い１“で、それ以上のビット出力はオールゼロであ
るが、」二記ｔｅ下位ビットも、アンドゲート９がナン
トゲート１７の出力によって閉成されるため、結局、こ
の５ビットフルアダーク・の入力端１３１〜１３５に供
給されろデータはオール１０″となる・ このようにして、音・階クロックが出力１°ると、■ 周波数情報が、５ビツトフルアダー湊を介して、シフト
レジスタ群８に印加される。

そして、次のそのチャンネル時間になると、シフトレジ
スタ群８がらその山谷が出力１−ろ□そして、アンドゲ
ート９〜１３を介して、５ビットフルアデータの入力端
１３１〜１３５に印加される。

そのとき、ゲート回路２２の出力が′１″であり、信号
Ｏ８７！ｌい１＃であると、ナントゲート１６出力は１
ビとなりキャリー入力端Ｃｉｎに印加さｉ＋　、また、
トランスフ−ｒゲート０６〜Ｇ　１０を介して供給され
ろ５ビツトデータは「１１１１０」となる。

従って、５ビツトフルアダー７では、シフトレジスタｊ
ＩＴ−８から出力するデータに対し、「−１」演吟−を
実行し、その結果データを再度、シフトレジスタｔＦＰ
　８に格納する。

このようにして、最初プリセットした周波数情報から、
当該チャンネルタイミングの到来毎に、「−１」演算を
実行してゆき、最終的に、シフトレジスタ群８の出力が
ＪＯＯＯＯＩＪ　となると、ノアゲート１５から音階ク
ロックが出力し、出び、周波数情報を、５ビツトフルア
ダー７を介して、シフトレジスタ群８にプリセットする
ことになる。

ところで、第４図に示すように、レジスタ２３−１．２
３−２の出力信号Ａ、Ｂが変化するとき、例えば、オク
ターブ信号０ｃｔ２がゲート回路２２に印１１１１され
ると、結局、信号Ａが信号Ｏ８として出力する。従って
、信号ＯＳとして、％］＃信号が出力しているときは、
上述しｆ、：動作を行うが、′（ビ信号が出力ｌ、てい
るときは、次の動作をすることＫなる。

即ち、ナントゲート１７が′１＃信号を出力する為、ア
ンドゲート９が開成−１−ると共に、トランスファゲー
ト０６〜ＧＩＯを開成させろ。そして、トランスファゲ
ート（）６ＶＣ供給される信号は１ビである為、結局フ
ルアダー７の１３入力端にはオール′１′信号が出力す
る。

更に、上記信号Ｏ８が′０“であるため、５ビツトフル
アダー７のキャリー人力Ｍ　ＣＩ　ｎには″１′信号が
印加される。その結果、シフトレジスタ群８の出力は、
アンドゲート９〜１３を介し、５ビツトフルアダー７を
介し、何ら演算を行うことなく、再度シフトレジスタ１
１１８に印加されることになる。

なお、もし、信号Ｏ８が′１′のときに、シフトレジス
タ群８の出力がｌ’−００００１ｊとなったとしても、
信号Ｏ８が１１Ｎであるため、ノアゲート１５は必ず゛
ｉ″信号を出力するため、音階クロックは発生しない。

こσ）ようにして、オクターブ信号Ｃｃｔ２が′１“で
ある場合は、最初にプリセットした値から、「−１」演
算を実行するタイミングは、２サイクル（８チヤンネル
×２）に１回となり、従って、結局、音階クロックが丁
度２倍の周期とな机 同様に、オクターブ信号０ｃｔｌが″１″である場合は
、第４図に示す信号Ａ、Ｈの両者のアンドΦ件をとった
信号が、ゲート回路２２から出力することになり、その
為、「−１」演算を上述したように５ビツトフルアダー
タで実行するのは、４ザイクル（８チヤンネル×４）に
１回となり、従って、結局、音階クロックが丁度４倍の
周期となる。

このように、本実施例においては、プリセットした周波
数情報から、楽音のオクターブに応じた周期で「−１」
演算を繰り返し行うようにし、所定条件を満足するとき
、音階クロックを発生し、再度、周波数情報をプリセッ
トするようにしたため、少ないハードウェア化で、音階
クロックを発生−「ろことか出来るようになっており、
非常に有効である。

なお、」二記実施例では、５ビツトフルアダー孟テて、
ｒｌＪＳ算を実行させたが、その値は１１ζ宜変更可能
である。また、上記実施例では、８片ポリフォニックの
電子楽器であったが、それ以上あるいはそれ以下の同時
最大発音数をもつ電子楽器であっても良い。

この発明は上述したように、簡単な構成で、シフト回路
などを設けることなく、任意のオクターブの、任意の音
階のクロックを発生出来るという利点があり、Ｌ　８１
化に最適である。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は、ブロック回
路図、第２図は第１図の要部詳細図、第３図は、基本的
なタイミング信号を示した図、第４図は、特定の制御信
号のタイムチャートを示す図である。 ２・・・周波数Ｉｔ　ＯＭ、３・・・音階クロック発生
回路、７・・・５ビツトフルアダー、８・・・シフトレ
ジスタ群、１５・・・ノアゲート、２３−１．２３−２
・・・レジスタ、２４．２６・・・ノアゲート、特許出
願人 カシオ計算機株式会社 ど５−２　　　　バに 第３図 悔 第４図

Claims (1)

【特許請求の範囲】
1. 特定オクターブの周波数情報を記憶した周波数情報メモ
   リと、この周波数情報メモリから読み出される楽音のノ
   ートコードに応じた周波数情報がプリセットされる減算
   手段と、この減算手段にプリセットされた周波数情報か
   ら、楽音のオクターブコードに応じた周期で、所定の制
   御値を減算させる手段と、この減算手段の出力値が、所
   定条件を満足するようになったとき、音階クロックを出
   力すると共に、再度上記減算手段に上記周波数メモリか
   ら読み出される周波数情報をプリセットする手段とを具
   備した電子楽器の周波数制御装置。