JPS5955493A - 電子楽器の周波数制御装置 - Google Patents
電子楽器の周波数制御装置Info
- Publication number
- JPS5955493A JPS5955493A JP57166145A JP16614582A JPS5955493A JP S5955493 A JPS5955493 A JP S5955493A JP 57166145 A JP57166145 A JP 57166145A JP 16614582 A JP16614582 A JP 16614582A JP S5955493 A JPS5955493 A JP S5955493A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- gate
- frequency information
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子楽器の周波数制御装置に関−1−る。
従来より、周波数情報を記憶するメモリ、例えばROM
の容−計を少なくするために、特定の1オクタ一ブ分の
情報を記憶させておき、他のオクターブの情報は、この
メモリに記憶されている周波数情報を、オクターブに応
じてシフトして生成することが一般に行われている。
の容−計を少なくするために、特定の1オクタ一ブ分の
情報を記憶させておき、他のオクターブの情報は、この
メモリに記憶されている周波数情報を、オクターブに応
じてシフトして生成することが一般に行われている。
しかし、このようなシフトを行うためには、多くのビッ
トのデータをシフト1−るシフト回路が必要となり、ハ
ード的に負41シが大きくなるという欠点があった。
トのデータをシフト1−るシフト回路が必要となり、ハ
ード的に負41シが大きくなるという欠点があった。
この発明は、上記事情に鑑みてなされたもので、簡単な
回路構成で、楽音の音階周波数に対応する音階クロック
を生成するようにした電子楽器の周波数制御装置を提供
することを目的とする。
回路構成で、楽音の音階周波数に対応する音階クロック
を生成するようにした電子楽器の周波数制御装置を提供
することを目的とする。
以下図面に示−1−一実施例につき、本発明を詳述する
。
。
第1図は、本実施例の概略的なブロック回路を示し、図
中1は、音階コード発生回路である。
中1は、音階コード発生回路である。
この′tに子楽器は、8音ポリフオニツクであり、この
8音分の音階コードが、時分割的に順次出力する。なお
、この音階コード発生回路1には、図示しないCI)
(Jから、音階コードが発生して供給され、こσ)音階
コード発生回路1内にホールドされることになる。
8音分の音階コードが、時分割的に順次出力する。なお
、この音階コード発生回路1には、図示しないCI)
(Jから、音階コードが発生して供給され、こσ)音階
コード発生回路1内にホールドされることになる。
そして、この音階コード発生回路1からは、4ビツトの
7ノートコードと、2ビツトのオクターブコードが出力
し、上記ノートコードは、周波数1(、OM 2に印加
される。即ち、周波数1(0M2には、例えば1オクタ
ーブ12廿の周波数情報が記憶されており、ノートコー
ドによりアクセスされ、その上位5ビツトのデータは、
音階クロック発生回路3に供給され、下位4ビツトσ)
データはゲート回路4に供給される。そして、音階り■
コック発生回路3においては、ゲート回1)各4の出力
と、周波数It OM 2出力と、音階コード発生回路
1の出力であるオクターブコードにより制御されて、音
階クロックを出力し波形アドレス発生回路5に供給され
る。なお、この音階クロック発生回路3については、第
2図にその詳細を示してあり、後述する。更に、音階ク
ロックはゲート回路4にも与えられる。
7ノートコードと、2ビツトのオクターブコードが出力
し、上記ノートコードは、周波数1(、OM 2に印加
される。即ち、周波数1(0M2には、例えば1オクタ
ーブ12廿の周波数情報が記憶されており、ノートコー
ドによりアクセスされ、その上位5ビツトのデータは、
音階クロック発生回路3に供給され、下位4ビツトσ)
データはゲート回路4に供給される。そして、音階り■
コック発生回路3においては、ゲート回1)各4の出力
と、周波数It OM 2出力と、音階コード発生回路
1の出力であるオクターブコードにより制御されて、音
階クロックを出力し波形アドレス発生回路5に供給され
る。なお、この音階クロック発生回路3については、第
2図にその詳細を示してあり、後述する。更に、音階ク
ロックはゲート回路4にも与えられる。
波形アドレス発生回路5では、音階クロックをカウント
することによって、アト1/スデータを生成するもので
、その出力は、楽音波形メモリ6に印加されると共に、
ゲート回路4に供給されるう 次て、この第1図に示1−ブロック回路図の動作を説明
′1〜ろ。即ち、音階コード発生回路1がら出力されろ
ノートコードにより、周波数Iも0M2かも読み出され
る周波数情報は、波形の1ステップ間のクロック数に基
本的に対応している。
することによって、アト1/スデータを生成するもので
、その出力は、楽音波形メモリ6に印加されると共に、
ゲート回路4に供給されるう 次て、この第1図に示1−ブロック回路図の動作を説明
′1〜ろ。即ち、音階コード発生回路1がら出力されろ
ノートコードにより、周波数Iも0M2かも読み出され
る周波数情報は、波形の1ステップ間のクロック数に基
本的に対応している。
つまり、周波数情報のうち、」三位データで表現されて
いる数値ぐい& rn」とする)が、基本的な1ステッ
プα−クロック数であり、下位データで表現されている
数値(いまr 、l]Jとする)が、各ステップの補正
数となる。
いる数値ぐい& rn」とする)が、基本的な1ステッ
プα−クロック数であり、下位データで表現されている
数値(いまr 、l]Jとする)が、各ステップの補正
数となる。
そして、例えば、楽音波形メモリ6に、楽音波形が、1
周期を16ステツプに分割されて記憶されているとする
と、この楽析波形は、オクターブな考慮しないとき、r
16n+mJクロック数が、1周期の時間幅となる。
周期を16ステツプに分割されて記憶されているとする
と、この楽析波形は、オクターブな考慮しないとき、r
16n+mJクロック数が、1周期の時間幅となる。
そして、−ヒ述したようにこの下位データによって補正
すべきクロック数は決定されるが、とσ)ステップで「
+1」 のクロック数とするかが、波形アドレス発生回
路5の出力即ち、波形のアドレス出力によって設定され
る。従って、ゲート回路4では、波形のアドレス出力と
周波数情報の下イ〜rデータに応じたステップで+1信
号を音階クロック発生回路3に印加″4−るようになる
。
すべきクロック数は決定されるが、とσ)ステップで「
+1」 のクロック数とするかが、波形アドレス発生回
路5の出力即ち、波形のアドレス出力によって設定され
る。従って、ゲート回路4では、波形のアドレス出力と
周波数情報の下イ〜rデータに応じたステップで+1信
号を音階クロック発生回路3に印加″4−るようになる
。
次に、第2図を参照して、音階クロック発生回路3及び
ゲート回路4の詳細な構成を説明する。なお、この図面
においては、第1図とは入出力信号の位置か異なってい
ることに注意すべきである。即ち、周波数LL OM
2から与えられる周波数情報の上位5ビツトデータは、
トランスファゲート(81〜G5を介して、5ビツトフ
フ ルアデータの入力端A1〜A5に印加される。
ゲート回路4の詳細な構成を説明する。なお、この図面
においては、第1図とは入出力信号の位置か異なってい
ることに注意すべきである。即ち、周波数LL OM
2から与えられる周波数情報の上位5ビツトデータは、
トランスファゲート(81〜G5を介して、5ビツトフ
フ ルアデータの入力端A1〜A5に印加される。
そして、この5ビツトフルアダークの各出力は、8ピッ
トシフトレジスタ群8に印加される。そして、夫々のレ
ジスタはクロックφlで読込動作を行ない、クロックφ
2で読出し動作を行う。そして、このシフトレジスター
洋8の出力は、アンドゲート9〜1:(に印加さ第1、
夫々σ)アンドゲート9〜13σ)出力は、−に記5ビ
ットフルアダ一すの入力端131〜85に与えられるー
なお、このアンドゲート9〜1:(は、通常″0“信号
で力)るリセット信号[モ1弓の反転された信号1tE
が印加される。従って、リセット時に、シフトレジス
タ群8の内容がクリアされろほかは、その出力を、5ビ
ットフルアダー9.K、アントケート9〜13は供給す
る。
トシフトレジスタ群8に印加される。そして、夫々のレ
ジスタはクロックφlで読込動作を行ない、クロックφ
2で読出し動作を行う。そして、このシフトレジスター
洋8の出力は、アンドゲート9〜1:(に印加さ第1、
夫々σ)アンドゲート9〜13σ)出力は、−に記5ビ
ットフルアダ一すの入力端131〜85に与えられるー
なお、このアンドゲート9〜1:(は、通常″0“信号
で力)るリセット信号[モ1弓の反転された信号1tE
が印加される。従って、リセット時に、シフトレジス
タ群8の内容がクリアされろほかは、その出力を、5ビ
ットフルアダー9.K、アントケート9〜13は供給す
る。
また、シフトレジスタ群Hの出方のうち、最下位ビット
は、インバ〜り14を介し、その他の出力は直接ノアゲ
ート15に印加される。更に、このノアゲート15には
、後述1−る信号osが反転されて得られる信号o−8
が供給される。
は、インバ〜り14を介し、その他の出力は直接ノアゲ
ート15に印加される。更に、このノアゲート15には
、後述1−る信号osが反転されて得られる信号o−8
が供給される。
その結果得られる出力信号は+!r階クコクロックて、
波形アドレス発生回路5に供給されろほか、ゲート回路
4に印加さJl、史に、ナントゲート]6及びナントゲ
ート17に与えられる。
波形アドレス発生回路5に供給されろほか、ゲート回路
4に印加さJl、史に、ナントゲート]6及びナントゲ
ート17に与えられる。
−ヒ賊己ナントゲート16Kli、更に、ゲート回路4
σ)出力がインバーター8を介して供給され、また、−
上記信号OSが印加されろ。そして、ナンドゲーl、1
6σ)出力は、−に記5ビソトフルアダークのキャリー
人力節11に与えられる。
σ)出力がインバーター8を介して供給され、また、−
上記信号OSが印加されろ。そして、ナンドゲーl、1
6σ)出力は、−に記5ビソトフルアダークのキャリー
人力節11に与えられる。
まプこ、十、11己ナンドゲ−1−17Kは、刊・1漸
クロツクのほか、信号08が印加され、七〇)出力は、
アンドゲート9に供給さ」]るほか、]上記l−ランス
ファゲート)1〜()5のゲート制rill信号として
、インバータ20を介して印加される。また、上記ナン
トゲート17の出力は、直接トランスフアケー)06〜
GlOσ)ゲート信号として印加される。1工お、この
トランスファゲートG6には、信号O8がインバータ2
】を介して印加され、その他のトランスファゲートG7
〜GIOには電圧信号VD(信号″′1“)が供給され
る。そして、これらのトランスファゲート06〜GIO
の出力は上記5ビツトフルアダータの入力端A1人A5
に印Iノロされる。
クロツクのほか、信号08が印加され、七〇)出力は、
アンドゲート9に供給さ」]るほか、]上記l−ランス
ファゲート)1〜()5のゲート制rill信号として
、インバータ20を介して印加される。また、上記ナン
トゲート17の出力は、直接トランスフアケー)06〜
GlOσ)ゲート信号として印加される。1工お、この
トランスファゲートG6には、信号O8がインバータ2
】を介して印加され、その他のトランスファゲートG7
〜GIOには電圧信号VD(信号″′1“)が供給され
る。そして、これらのトランスファゲート06〜GIO
の出力は上記5ビツトフルアダータの入力端A1人A5
に印Iノロされる。
史に、音階コード発生回路1から与えられるオクターブ
コードは、オクターブ信号0ctl、Oct、2、Oc
t 3 K、変11fiされて、ゲート回路22に印
加されろ。そして、更に、こσ)ゲート回路22にはク
ロックφ8(即ちクロックφ1の8発毎θ)タイミング
で出力する。)でラッチ動作をする2ピットレジスタ2
3−1.23−2tX出力A、13が印加さハ、1ピツ
トの出力として、即ち信号OSとして、上述したアンド
ゲート16.17、インバータ21に、また反転された
信号O8として、ノアゲート】5に供給される。
コードは、オクターブ信号0ctl、Oct、2、Oc
t 3 K、変11fiされて、ゲート回路22に印
加されろ。そして、更に、こσ)ゲート回路22にはク
ロックφ8(即ちクロックφ1の8発毎θ)タイミング
で出力する。)でラッチ動作をする2ピットレジスタ2
3−1.23−2tX出力A、13が印加さハ、1ピツ
トの出力として、即ち信号OSとして、上述したアンド
ゲート16.17、インバータ21に、また反転された
信号O8として、ノアゲート】5に供給される。
そして、ゲート1u路22からは、オクターブ信号0c
tlが′1“レベルであると、信号Aと信号13とをア
ンド条件をとって得られろ信号が出力し、また、オクタ
ーブ信号0ct2が′1#であると信号Aが出力し、オ
クターブ信号Qct3が11″であると、常時′1”の
信号が出力することになる。t(お、オクターブ信号O
c t 3が最も高いオクターブに対応し、オクターブ
信号0ct2が中間のオクターブに対応し、オクターブ
信号0ctlが最低オクターブに対応1−る。
tlが′1“レベルであると、信号Aと信号13とをア
ンド条件をとって得られろ信号が出力し、また、オクタ
ーブ信号0ct2が′1#であると信号Aが出力し、オ
クターブ信号Qct3が11″であると、常時′1”の
信号が出力することになる。t(お、オクターブ信号O
c t 3が最も高いオクターブに対応し、オクターブ
信号0ct2が中間のオクターブに対応し、オクターブ
信号0ctlが最低オクターブに対応1−る。
そして、上記信号Aは、ノアゲート24を介しC、レジ
スタ23−IVrc印加され、・したイクスクルーシブ
ノアゲート25の一端に印加される。
スタ23−IVrc印加され、・したイクスクルーシブ
ノアゲート25の一端に印加される。
また、−上記信号]3は、ト記イクスグルーシブノアゲ
ート25に印加されろ。そして、上記イクスクルーシプ
ノアゲート25の出力は、ノアゲート26を介して、レ
ジスタ23−2に印加される。
ート25に印加されろ。そして、上記イクスクルーシプ
ノアゲート25の出力は、ノアゲート26を介して、レ
ジスタ23−2に印加される。
こσ)ノアゲート24.26には更に、リセット信号1
モ1シが印加されている。従って、リセット信号1(、
+8が′1″ レベルとなるとき、レジスタ2 :(
−1,23−2はリセットされ、その後は、リセット信
号比1(は′0′となるため、後述するような動作を、
レジスタ23−1.23−2はスル。
モ1シが印加されている。従って、リセット信号1(、
+8が′1″ レベルとなるとき、レジスタ2 :(
−1,23−2はリセットされ、その後は、リセット信
号比1(は′0′となるため、後述するような動作を、
レジスタ23−1.23−2はスル。
また、上記ゲート回路4には、波形アドレス「o(Il
lOJ〜[+ 111Jが次の4種類の信号、即ち [
***lJ 、 「傘*10」 、 「*100
J 、 1−HlooJに変換されて供給される。なお
、この「*」 は′0“でも1“でも良いことを意味
する。
lOJ〜[+ 111Jが次の4種類の信号、即ち [
***lJ 、 「傘*10」 、 「*100
J 、 1−HlooJに変換されて供給される。なお
、この「*」 は′0“でも1“でも良いことを意味
する。
そして、更に、周波数IL OM 2の下位データ(4
ビツトデータ)が、このゲート回路4に供給され、更に
、音階クロックがこのゲート回路4に供給される、 従って、音階クロックが入力するとき、周波数情報の下
位4ビツトデータに応じて、次表に示す如く1ビット信
号がゲート回路4から出力することになる。
ビツトデータ)が、このゲート回路4に供給され、更に
、音階クロックがこのゲート回路4に供給される、 従って、音階クロックが入力するとき、周波数情報の下
位4ビツトデータに応じて、次表に示す如く1ビット信
号がゲート回路4から出力することになる。
表
なお、上記表において、「○」は′1“出力が得られる
タイミングを示し、例えは、周波数・l〜報の下位デー
タがll0Jである場合、アドレスがrlJ、「3」、
「4」、「5」、「7」、「9」、「11」、「+2」
、「13」、「15」の10ケ所で、このゲート回路4
から)1#信号が得られる為、クロック数は、波形1周
期でr+i0j クロックされろことになる。
タイミングを示し、例えは、周波数・l〜報の下位デー
タがll0Jである場合、アドレスがrlJ、「3」、
「4」、「5」、「7」、「9」、「11」、「+2」
、「13」、「15」の10ケ所で、このゲート回路4
から)1#信号が得られる為、クロック数は、波形1周
期でr+i0j クロックされろことになる。
次に、第2図に示した回路の動作を説明する。
第4図は、第2図に示す回路の基本的なタイミングを示
すもので、各チャンネル時間は、8クロツクk Kおと
ずれることは明らかである。
すもので、各チャンネル時間は、8クロツクk Kおと
ずれることは明らかである。
従って、各チャンネルの処理は、8クロツク毎に行わハ
るため、波形アドレスのクロック数の最小単位は、8φ
lとなる。
るため、波形アドレスのクロック数の最小単位は、8φ
lとなる。
以下、このうちの特定の1チヤンネルについてその動作
を説明する。先ず、ケート回路22の出力力イ1″とな
り、音1@クロックが′1″となると、ナントゲート1
7の出力は10#となり、従って、トランスファゲート
01〜G5が開成することによって、周波数情報の上位
データが、5ビツトフルアダークの入力端A1〜A5に
印加される。また、そのとき、ゲート回路4の出力が′
1′であれば、ナントゲート16の出力が気1′となり
、あるいは、ゲート回路4の出力がキャリー入力端Ci
nに印IJ1]される。
を説明する。先ず、ケート回路22の出力力イ1″とな
り、音1@クロックが′1″となると、ナントゲート1
7の出力は10#となり、従って、トランスファゲート
01〜G5が開成することによって、周波数情報の上位
データが、5ビツトフルアダークの入力端A1〜A5に
印加される。また、そのとき、ゲート回路4の出力が′
1′であれば、ナントゲート16の出力が気1′となり
、あるいは、ゲート回路4の出力がキャリー入力端Ci
nに印IJ1]される。
そのとλ、シフトレジスター洋8の出力は、最下位ピッ
ト力い1“で、それ以上のビット出力はオールゼロであ
るが、」二記te下位ビットも、アンドゲート9がナン
トゲート17の出力によって閉成されるため、結局、こ
の5ビットフルアダーク・の入力端131〜135に供
給されろデータはオール10″となる・ このようにして、音・階クロックが出力1°ると、■ 周波数情報が、5ビツトフルアダー湊を介して、シフト
レジスタ群8に印加される。
ト力い1“で、それ以上のビット出力はオールゼロであ
るが、」二記te下位ビットも、アンドゲート9がナン
トゲート17の出力によって閉成されるため、結局、こ
の5ビットフルアダーク・の入力端131〜135に供
給されろデータはオール10″となる・ このようにして、音・階クロックが出力1°ると、■ 周波数情報が、5ビツトフルアダー湊を介して、シフト
レジスタ群8に印加される。
そして、次のそのチャンネル時間になると、シフトレジ
スタ群8がらその山谷が出力1−ろ□そして、アンドゲ
ート9〜13を介して、5ビットフルアデータの入力端
131〜135に印加される。
スタ群8がらその山谷が出力1−ろ□そして、アンドゲ
ート9〜13を介して、5ビットフルアデータの入力端
131〜135に印加される。
そのとき、ゲート回路22の出力が′1″であり、信号
O87!lい1#であると、ナントゲート16出力は1
ビとなりキャリー入力端Cinに印加さi+ 、また、
トランスフ−rゲート06〜G 10を介して供給され
ろ5ビツトデータは「11110」となる。
O87!lい1#であると、ナントゲート16出力は1
ビとなりキャリー入力端Cinに印加さi+ 、また、
トランスフ−rゲート06〜G 10を介して供給され
ろ5ビツトデータは「11110」となる。
従って、5ビツトフルアダー7では、シフトレジスタj
IT−8から出力するデータに対し、「−1」演吟−を
実行し、その結果データを再度、シフトレジスタtFP
8に格納する。
IT−8から出力するデータに対し、「−1」演吟−を
実行し、その結果データを再度、シフトレジスタtFP
8に格納する。
このようにして、最初プリセットした周波数情報から、
当該チャンネルタイミングの到来毎に、「−1」演算を
実行してゆき、最終的に、シフトレジスタ群8の出力が
JOOOOIJ となると、ノアゲート15から音階ク
ロックが出力し、出び、周波数情報を、5ビツトフルア
ダー7を介して、シフトレジスタ群8にプリセットする
ことになる。
当該チャンネルタイミングの到来毎に、「−1」演算を
実行してゆき、最終的に、シフトレジスタ群8の出力が
JOOOOIJ となると、ノアゲート15から音階ク
ロックが出力し、出び、周波数情報を、5ビツトフルア
ダー7を介して、シフトレジスタ群8にプリセットする
ことになる。
ところで、第4図に示すように、レジスタ23−1.2
3−2の出力信号A、Bが変化するとき、例えば、オク
ターブ信号0ct2がゲート回路22に印1111され
ると、結局、信号Aが信号O8として出力する。従って
、信号OSとして、%]#信号が出力しているときは、
上述しf、:動作を行うが、′(ビ信号が出力l、てい
るときは、次の動作をすることKなる。
3−2の出力信号A、Bが変化するとき、例えば、オク
ターブ信号0ct2がゲート回路22に印1111され
ると、結局、信号Aが信号O8として出力する。従って
、信号OSとして、%]#信号が出力しているときは、
上述しf、:動作を行うが、′(ビ信号が出力l、てい
るときは、次の動作をすることKなる。
即ち、ナントゲート17が′1#信号を出力する為、ア
ンドゲート9が開成−1−ると共に、トランスファゲー
ト06〜GIOを開成させろ。そして、トランスファゲ
ート()6VC供給される信号は1ビである為、結局フ
ルアダー7の13入力端にはオール′1′信号が出力す
る。
ンドゲート9が開成−1−ると共に、トランスファゲー
ト06〜GIOを開成させろ。そして、トランスファゲ
ート()6VC供給される信号は1ビである為、結局フ
ルアダー7の13入力端にはオール′1′信号が出力す
る。
更に、上記信号O8が′0“であるため、5ビツトフル
アダー7のキャリー人力M CI nには″1′信号が
印加される。その結果、シフトレジスタ群8の出力は、
アンドゲート9〜13を介し、5ビツトフルアダー7を
介し、何ら演算を行うことなく、再度シフトレジスタ1
118に印加されることになる。
アダー7のキャリー人力M CI nには″1′信号が
印加される。その結果、シフトレジスタ群8の出力は、
アンドゲート9〜13を介し、5ビツトフルアダー7を
介し、何ら演算を行うことなく、再度シフトレジスタ1
118に印加されることになる。
なお、もし、信号O8が′1′のときに、シフトレジス
タ群8の出力がl’−00001jとなったとしても、
信号O8が11Nであるため、ノアゲート15は必ず゛
i″信号を出力するため、音階クロックは発生しない。
タ群8の出力がl’−00001jとなったとしても、
信号O8が11Nであるため、ノアゲート15は必ず゛
i″信号を出力するため、音階クロックは発生しない。
こσ)ようにして、オクターブ信号Cct2が′1“で
ある場合は、最初にプリセットした値から、「−1」演
算を実行するタイミングは、2サイクル(8チヤンネル
×2)に1回となり、従って、結局、音階クロックが丁
度2倍の周期とな机 同様に、オクターブ信号0ctlが″1″である場合は
、第4図に示す信号A、Hの両者のアンドΦ件をとった
信号が、ゲート回路22から出力することになり、その
為、「−1」演算を上述したように5ビツトフルアダー
タで実行するのは、4ザイクル(8チヤンネル×4)に
1回となり、従って、結局、音階クロックが丁度4倍の
周期となる。
ある場合は、最初にプリセットした値から、「−1」演
算を実行するタイミングは、2サイクル(8チヤンネル
×2)に1回となり、従って、結局、音階クロックが丁
度2倍の周期とな机 同様に、オクターブ信号0ctlが″1″である場合は
、第4図に示す信号A、Hの両者のアンドΦ件をとった
信号が、ゲート回路22から出力することになり、その
為、「−1」演算を上述したように5ビツトフルアダー
タで実行するのは、4ザイクル(8チヤンネル×4)に
1回となり、従って、結局、音階クロックが丁度4倍の
周期となる。
このように、本実施例においては、プリセットした周波
数情報から、楽音のオクターブに応じた周期で「−1」
演算を繰り返し行うようにし、所定条件を満足するとき
、音階クロックを発生し、再度、周波数情報をプリセッ
トするようにしたため、少ないハードウェア化で、音階
クロックを発生−「ろことか出来るようになっており、
非常に有効である。
数情報から、楽音のオクターブに応じた周期で「−1」
演算を繰り返し行うようにし、所定条件を満足するとき
、音階クロックを発生し、再度、周波数情報をプリセッ
トするようにしたため、少ないハードウェア化で、音階
クロックを発生−「ろことか出来るようになっており、
非常に有効である。
なお、」二記実施例では、5ビツトフルアダー孟テて、
rlJS算を実行させたが、その値は11ζ宜変更可能
である。また、上記実施例では、8片ポリフォニックの
電子楽器であったが、それ以上あるいはそれ以下の同時
最大発音数をもつ電子楽器であっても良い。
rlJS算を実行させたが、その値は11ζ宜変更可能
である。また、上記実施例では、8片ポリフォニックの
電子楽器であったが、それ以上あるいはそれ以下の同時
最大発音数をもつ電子楽器であっても良い。
この発明は上述したように、簡単な構成で、シフト回路
などを設けることなく、任意のオクターブの、任意の音
階のクロックを発生出来るという利点があり、L 81
化に最適である。
などを設けることなく、任意のオクターブの、任意の音
階のクロックを発生出来るという利点があり、L 81
化に最適である。
図面は本発明の一実施例を示し、第1図は、ブロック回
路図、第2図は第1図の要部詳細図、第3図は、基本的
なタイミング信号を示した図、第4図は、特定の制御信
号のタイムチャートを示す図である。 2・・・周波数It OM、3・・・音階クロック発生
回路、7・・・5ビツトフルアダー、8・・・シフトレ
ジスタ群、15・・・ノアゲート、23−1.23−2
・・・レジスタ、24.26・・・ノアゲート、特許出
願人 カシオ計算機株式会社 ど5−2 バに 第3図 悔 第4図
路図、第2図は第1図の要部詳細図、第3図は、基本的
なタイミング信号を示した図、第4図は、特定の制御信
号のタイムチャートを示す図である。 2・・・周波数It OM、3・・・音階クロック発生
回路、7・・・5ビツトフルアダー、8・・・シフトレ
ジスタ群、15・・・ノアゲート、23−1.23−2
・・・レジスタ、24.26・・・ノアゲート、特許出
願人 カシオ計算機株式会社 ど5−2 バに 第3図 悔 第4図
Claims (1)
- 特定オクターブの周波数情報を記憶した周波数情報メモ
リと、この周波数情報メモリから読み出される楽音のノ
ートコードに応じた周波数情報がプリセットされる減算
手段と、この減算手段にプリセットされた周波数情報か
ら、楽音のオクターブコードに応じた周期で、所定の制
御値を減算させる手段と、この減算手段の出力値が、所
定条件を満足するようになったとき、音階クロックを出
力すると共に、再度上記減算手段に上記周波数メモリか
ら読み出される周波数情報をプリセットする手段とを具
備した電子楽器の周波数制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57166145A JPS5955493A (ja) | 1982-09-24 | 1982-09-24 | 電子楽器の周波数制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57166145A JPS5955493A (ja) | 1982-09-24 | 1982-09-24 | 電子楽器の周波数制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5955493A true JPS5955493A (ja) | 1984-03-30 |
JPS6249636B2 JPS6249636B2 (ja) | 1987-10-20 |
Family
ID=15825879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57166145A Granted JPS5955493A (ja) | 1982-09-24 | 1982-09-24 | 電子楽器の周波数制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5955493A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200034276A (ko) * | 2018-09-21 | 2020-03-31 | 엘지이노텍 주식회사 | 카메라 모듈 및 이의 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268406A (en) * | 1975-12-04 | 1977-06-07 | Nippon Gakki Seizo Kk | Electronic musical instrument |
JPS5589893A (en) * | 1978-12-27 | 1980-07-07 | Casio Computer Co Ltd | Tone generating system in electronic musical instrument |
-
1982
- 1982-09-24 JP JP57166145A patent/JPS5955493A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268406A (en) * | 1975-12-04 | 1977-06-07 | Nippon Gakki Seizo Kk | Electronic musical instrument |
JPS5589893A (en) * | 1978-12-27 | 1980-07-07 | Casio Computer Co Ltd | Tone generating system in electronic musical instrument |
Also Published As
Publication number | Publication date |
---|---|
JPS6249636B2 (ja) | 1987-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001168B1 (ko) | 디지탈 신호처리 시스템 | |
US5457805A (en) | Microcomputer enabling high speed execution of product-sum operation | |
JPH01265347A (ja) | アドレス生成装置 | |
US5398327A (en) | Central processing unit including two-valued/n-valued conversion unit | |
JPS5955493A (ja) | 電子楽器の周波数制御装置 | |
US4562763A (en) | Waveform information generating system | |
JPH0566921A (ja) | データシフト回路 | |
US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
JP2950461B2 (ja) | 楽音発生装置 | |
US5687105A (en) | Processing device performing plural operations for plural tones in response to readout of one program instruction | |
JPH0331273B2 (ja) | ||
EP0661648A2 (en) | Digital signal processing circuit | |
JP3252296B2 (ja) | 波形データ出力装置 | |
JPH0520292A (ja) | 乱数パルス列発生回路装置及び信号処理装置 | |
JPH0795269B2 (ja) | 命令コードのデコード装置 | |
JP3178036B2 (ja) | 信号処理装置 | |
JPS60191297A (ja) | 電子楽器のチヤンネル割当装置 | |
US4936179A (en) | Electronic musical instrument | |
JPH0741213Y2 (ja) | Firフィルタ | |
SU744587A1 (ru) | Микропрограммный процессор | |
JP2575856B2 (ja) | 演算回路 | |
GB2037465A (en) | Sounding device in a small electronic calculator | |
JPS5922587Y2 (ja) | 乱数発生装置 | |
JP2616714B2 (ja) | 半導体記憶装置 | |
JPH05108500A (ja) | メモリ回路 |