JPS61296773A - 入力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ＭＩＳトランノスタのデート保護に係わる
もので、特にＭＯ８ＩＣに使用される入力保護回路に関
する。

〔発明の技術的背景とその問題点〕

一般に、セルフサブバイアス機能を持ったＮチャネル型
ＭＯ８ＩＣの入力保護回路は、例えば第１図に示すよう
に構成されている。すなわち、入力／ｆラッド１には、
ポリシリコン層あるいは拡散層から成る入力保護抵抗１
２の一端が接続され、この入力保護抵抗１２の他端には
内部回路を構成するＭＩＳトランジスタ１３のダートが
接続される。上記入力保護抵抗１２と上記ＭＩＳトラン
ジスタ１３の？−）との接続点には、入力保護用ＭＯ８
）ランジスタ１４のドレインが接続され、この保護ＭＩ
Ｓトランジスタのソースお工びｆｆ−）はそれぞれ接地
点に接続される。なお、上記保護ＭＯ８トランジスタ１
４は、内部素子と同じかもしくはそれよりも長いチャネ
ル長を持った構造となっている。

第２図は、上記第１図に示した入力保護回路にサージ電
圧を印加して静電破壊試験を行なう際の等両回路を示し
ている。電圧Ｖ。ｕｔに充電された容量Ｃ３ｕｔのキャ
・ぐシタ１５から外部抵抗１６およびスイッチ１７をそ
れぞれ介してサージとしての電荷がＩＣの入カッ’？ツ
ド１１に注ぎ込まれる。入力・ぐラド１１に注ぎ込まれ
た電荷は、入力保護抵抗１２によって吸収されるととも
に、保護ＭＯ８）ランソスタ１４（等何回路上では抵抗
Ｒ，）を介して接地点に導びかれる。今、入力保護抵抗
１２における保護ＭＯ８）ランラスタ１４側の電位をＶ
。、保護ＭＩＳトランノスタ１４のブレークダウン電圧
をＶ、とすると、上記保護ＭＩＳトランノスタ１４は、
「ｖｏ＞ＶＢ」ノ時ｒ　Ｌ（ｖｏ−ｖ、）Ｊ、ｒ　Ｖｏ
≦Ｖ、　Ｊ）暗抵抗値カｏｐＲ。

となる電流特性を示す。

ところで、静電破壊のモードは、大きくわけ次の３つの
グループに分けられる。

（１）　　入力保護抵抗１２０入カパツド１１側が破壊
する（破壊耐圧ｖＩＩＡ　）。入力保護抵抗１２がポリ
シリコン抵抗の場合は、ポリシリコン抵抗とシリコン基
板との間での絶縁破壊。入力保護抵抗１２が拡散層の場
合は、拡散層の破壊。

（２）　　入力段ＭＯ８トランジスタ１３のｒ−ト破壊
および保護ＭＯ８トランジスタ１４のダート破壊、ある
いはこの保護ＭＯ８）ランソスタ１４の拡散層の破壊（
破壊耐圧ｖＢｌ）。

（３）　　入力保護回路を大電流が流れることにより発
熱してポリシリコン抵抗（入力保護抵抗１２）が溶断す
る。

一般に、静電破壊試験では、上記キク／４シタ１５の容
量ＣＱｕｔが２００　ｐＦ、外部抵抗１６の抵抗値Ｒ０
ｕｔがＯΩの時、±２５０ｖ以上の耐圧、また、Ｃ０ｕ
ｔ＝１００９Ｆ、　ＲＯｕ、＝１．５にΩの時±１００
０Ｖ以上の耐圧であれば問題は無いと言われているので
５この２つのケースをシーミレーシ、ンしてみる。なお
、ここでは説明を簡単にするために、内部容ｉ−Ｃ，は
キャパシタ１５の容量Ｃ０ｕｔに比べて充分に小さく、
入力保護回路の各部に加えられる電圧は抵抗分割で決ま
る電圧まで上昇するものとする。また、グラス側のサー
ジについてのみ考える。

まず、Ｃｏｕ、＝２００ｐＦ、　ＲＯｕｔ：＝ＱΩの時
、入力保護抵抗（抵抗値をＲＩＮとする）１２の一端（
入力・ぐラド１１）側の電圧ｖｘＮはＶ。ｕｔまで上昇
する。また、入力保護抵抗１２の他端側の電Ｒ。

圧ｖＧはｒ　−（Ｖｏｕｔ−ＶＢ）＋汽Ｊまで上昇すＲ
ｘ　Ｎ　＋　Ｒｐ る。

一方、ＣＯｕ、＝１００ｐＦ、Ｒｏｕｔ＝１．５にΩの
時は、まで上昇する。

ここで、静電破壊耐圧について考えると、例えばＶ、＝
２０Ｖ％ＶＢＢ＝５０ｖ、Ｒ，＝５００、ＶＢ、＝４０
０Ｖ　（入力抵′抗ポリシリコン）およびＣｏｕＬ＝２
００ｐＦ、Ｒｏｕｔ＝０Ω　で２５０ｖ以上の静電破壊
耐圧を得るためには、 であるのでｒＲ，Ｎ）３３３Ω」となる。

一方、Ｃｏｕｔ＝１００９Ｆ’　、　Ｒｏｕｋ＝＝１．
５　ｋΩで１０００Ｖ以上の静電破壊耐圧を得るために
は、であるので、ｖｘＮより［ＲＸＮく９００ΩＪ　、
　Ｖ。

より「ＲｘＮ〉８３Ω」となる。

従って、上記２つの静電破壊耐圧条件を満足する入力保
護抵抗の抵抗値は、６７０Ω〜９００Ωとなる。

ところで、近年、ＬＳＩの微細化が進んでおシ、必然的
にダート酸化膜厚が薄くなυ、拡散層の深さも浅くなっ
ている。このため、入力段ＭＯ８トランゾスタ１４のダ
ート破壊及び保護ＭＯ５トランジスタ１４の？−トある
いは拡散層の破壊耐圧が低下している。例えばｖ！ＩＢ
　＝３５　Ｖ　（ダート酸化膜厚ｔ。Ｘ＝３５０〜４０
０１　、拡散の深さｘｊ＝０．２５μｍ）とし、他のパ
ラメータは上述した場合と同様であるとすると、Ｃｏｕ
ｔ＝２００９Ｆ。

ＲｏｕＬ＝０Ωで２５０ｖ以上の静電破壊耐圧を得るた
めには、 ・　であるので、「Ｒ４〉７１７Ω」となる。

一方、Ｃｏｕ、　＝１００９Ｆ、　ＲＯｕｔ＝１．５　
ｋΩで１０００Ｖ以上の静電破壊耐圧を得るためには、
テチシ、ｖＩＮからｒ　Ｒ，、（９００，Ｑ　Ｊ　、　
Ｖ、からｒ　Ｒ，Ｎ＞１７２０Ω」となシ、両方の条件
を満足できる値がない。

上述したように、微細化が進むことによりダート酸化膜
や拡散層の破壊電圧の低下が避けられず、入力保護用Ｍ
ｏＳトランゾスタの！レークダウン電圧と入力保護抵抗
の抵抗値の見直しが必要となっている。

〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、内部回路の動作マーシン、製
造マーシン、信頼性等を損うことなく静電破壊耐圧を向
上できるすぐれた入力保護回路を提供することである。

〔発明の概要〕

すなわち、この発明においては、上記の目的を達成する
ために、入力保護回路を構成する入力保護用ＭＩＳ）ラ
ンゾスタのノ４ンチスルー耐圧をブレークダウン耐圧よ
り低く、且つこのノクンチスルー耐圧は内部回路を構成
する素子のパンチスルー耐圧よりも低く設定しておシ、
入力保護用ＭＩＳ　）ランゾスタがブレークダウンを生
ずる前にパンチスルーによってリーク電圧を接地点に導
くようにしている。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この発明は次のような考察に基づいてなされてｈ
る。一般に、集積回路内に使用するＭＩＳ）ランジスタ
の最小チャネル長の決定は、ダート長、基板濃度、その
他の製造上のばらつき等を考慮したうえで、次のような
条件を満たすようにしている。

（１）ＭＩＳトランジスタの耐圧が所定の値以上でオフ
状態時のリーク等の問題がないこと。

（２）　　ショートチャネル効果によるしきい値電圧ｖ
ＴＨのばらつきが、回路動作マーノンの確保に対して問
題にならないこと。

（３）ＭＩＳトランノスタのダート長のばらつきによる
ＭＩＳ　）’ランソスタの電流駆動能力βのばらつきが
、回路動作マーノンの確保に対して問題とならないこと
。

（４）信頼性上に問題がないこと。例えばホットエレク
トロン効果等による・ このような条件をもとに集積回路を構成するＭＩＳ）ラ
ンゾスタの最°小チャネル長が決定され、入力保護回路
を構成する保護ＭＩＳ　）ランジスタも同様であった。

しかし、集積回路の微細化が進んで静電破壊が問題とな
シ、再検討を行なった結果、次の事が判明した。すなわ
ち、入力保護回路の保護ＭＩＳ）ランゾスタは、通常の
使用状態ではオフ状態になっており、ホットエレクトロ
７効果等に対する配慮は不要である。また、しきい値電
圧Ｖ□のばらつきや電流駆動能力βのばらつきが回路動
作マーノンに影響を与える心配はなく、使用電圧範囲内
で保護ＭＩＳトランジスタがリークを生じなければ良い
。従って、従来は集積回路の最小チャネル長のＭＩＳ　
）ランゾスタは、回路動作マーシン、信頼性等を考慮し
て設定しているが、保護ＭＩＳ）ランゾスタに関しては
それが必要ない事がわかった。

そこで、本発明においては、前記第１図に示し九保護Ｍ
ｒ、）う／ゾスタ１２のパンチスルー耐圧をブレークダ
ウン耐圧よりも低く、且つこのノ千ンチスルー耐圧は内
部回路を構成するＭＩＳトランゾスタ１３の・量ンチス
ルー耐圧よりも低く設定している・すなわち、入力保護
抵抗１２としてすの抵抗値Ｒ工、が０．８にΩのものを
設け、保護ＭＩＳ　トランジスタ１４のポリシリコン幅
（チャネル長）を１．７μｍ、内部素子の最小ポリシリ
コン幅を２．２μｍ％ダート酸化膜厚を約４００１とし
ている。

ここで、前述したような微細化された集積回路における
各条件Ｖ、　＝２０　”／　、　ＶＢＢ＝３５Ｖ　（ｒ
−ト酸化膜厚ｔ　　＝３５０〜４００Ｘ）、Ｒ，＝１０
ｏΩ。

ｘ ＶＢ、＝４００Ｖと比較し、保護ＭＩＳトランジスタ１
４のパンチスルー耐圧を低下することにょシ、ＶＢを１
０ｖに設定した場合について計算する。

Ｃｏｕｔ＝２００　ｐＦ’、　Ｒｏｕｔ　＝ＯΩで２５
０ｖ以上の静電破壊耐圧を得るためには、 であシ、ｒＲＸＮ）４３０Ω」となる。

一方、Ｃｏｕｔ＝１００ｐＦ％Ｒｏｕｔ＝１．５にΩで
１０００■以上の静電破壊耐圧を得るためには、からｒ
Ｒ，Ｎ（９２５Ω」、 からｒＲｌ、）４３０Ω」　となり、入力保護抵抗１２
の抵抗値が４３０〜９２５Ωの範囲内で両方の条件を満
足できる。

前記第１図の入力保護回路をＮチャネル形のＭＩＳ　ト
ランジスタで構成するものとし、保護　６ＭＯ８）ラン
ゾスタ１４０等価的な抵抗Ｒ２が５０Ωであると仮定す
ると、Ｃｏｕｔ　＝２００ｐＦ’　Ｒｏｕｔ＝００では
、入力保護抵抗１２の一端（入力パッド１１）側で４０
０ｖ、他端側ｆ４１５Ｖとなる。また、Ｃｏｕｔ＝１０
０９Ｆ、　Ｒｏｕ、＝１．５　ｋΩでは、入力保護抵抗
１２の一端（入力・ｆラド１１）側でｉ　０６　ｓｖ、
他端側で１１６５Ｖという計算結果となシ、上述したよ
うな条件の入力保護回路を構成して試験を行なった結果
計算値とほぼ同じ結果が得られた。

このような構成によれば、サージ電圧の印加により保護
ＭＩＳ　）ランゾスタがブレークダウンを生ずる前にパ
ンチスルーによってサージによる電荷を接地点に導くこ
とができるので、内部回路の動作マージン、製造マージ
ン、信頼性を損うことなく静電破壊耐圧を向上できる。

なお、上記実施例では保護ＭＩＳ　トランジスタのデー
ト長を内部回路を構成するＭＩＳトランノスタのデート
長より短く設定することにより、保護ＭＩＳトランノス
タのパンチスルー耐圧ヲ内部回路を構成するＭＩＳトラ
ンジスタのパンチスルー耐圧より低く設定したが、保護
ＭＩＳ　）ランゾスタのチャネル部の不純物濃度を内部
回路を構成するＭＩＳ）う／ノスタのチャネル部の不純
物濃度より低く設定しても良い。

〔発明の効果〕

以上説明したようにこの発明によれば、内部回路の動作
マーシン、製造マージン、信頼性等を損うことなく静電
破壊耐圧を向上できるすぐれた入力保護回路が得られる
。

【図面の簡単な説明】

第１図は従来およびこの発明の一実施例に係わる入力保
護回路について説明するための図、第２図は上記第１図
の回路に対して静電破壊試験を行なう際の等価回路図で
ある。 １１・・・入力ｉ４ッド、１２・・・入力保護抵抗、１
３・・・内部回路を構成するＭＸＳトランノスタ、１４
・・・入力保護用Ｍ工Ｓトランジスタ。

Claims (3)

【特許請求の範囲】
1. （１）一端が入力パッドに接続され他端が内部回路に接
   続される入力保護抵抗と、この入力保護抵抗の他端と基
   準電源間に設けられパンチスルー耐圧がブレークダウン
   耐圧より低く、且つこのパンチスルー耐圧は上記内部回
   路を構成する素子のパンチスルー耐圧よりも低い入力保
   護用のＭＩＳトランジスタとを具備することを特徴とす
   る入力保護回路。
2. （２）前記入力保護用ＭＩＳトランジスタのゲート長を
   、前記内部回路を構成する素子のゲート長よりも短く設
   定することによりパンチスルー耐圧を低下せしめること
   を特徴とする特許請求の範囲第１項記載の入力保護回路
   。
3. （３）前記入力保護用ＭＩＳトランジスタのチャネル部
   の不純物濃度を、前記内部回路を構成する素子のチャネ
   ル部の不純物濃度より低く設定することによりパンチス
   ルー耐圧を低下せしめることを特徴とする特許請求の範
   囲第１項記載の入力保護回路。