JPS61296411A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPS61296411A JPS61296411A JP13681185A JP13681185A JPS61296411A JP S61296411 A JPS61296411 A JP S61296411A JP 13681185 A JP13681185 A JP 13681185A JP 13681185 A JP13681185 A JP 13681185A JP S61296411 A JPS61296411 A JP S61296411A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- nvram
- memory
- data
- numerical controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＲＴを有する数値制御装置に関するもの
である。
である。
従来のこの種数値制御装置として第２図に示すものがあ
った。
った。
図において７１はＣＰＵ、２はテキスト・メモ！Ｊ、３
＋ｔＣＲＴｓントローラでキャラクタ生成用ＥＰＲＯＭ
４及び、グラフインクＲＡＭ５を制御してＣＲＴ６にキ
ャラクタ又はグラフィックを表示する。７はルック・ア
ップ健テーブルである。
＋ｔＣＲＴｓントローラでキャラクタ生成用ＥＰＲＯＭ
４及び、グラフインクＲＡＭ５を制御してＣＲＴ６にキ
ャラクタ又はグラフィックを表示する。７はルック・ア
ップ健テーブルである。
次に動作について説明する。
ｔｆ、始動に際してＣＰ［Ｊｌはテキスト・メモリ２．
ＣＲＴＣ３、ルック−アンプ・テーブル７の初期化をお
こなう。
ＣＲＴＣ３、ルック−アンプ・テーブル７の初期化をお
こなう。
ここで、テキスト・メモリ２とは、あるキャラクタに対
するコードを持つ九メモリーで、ＣＰＵ１により随時書
き替えられＣＲＴＳ上に表示される文字配列２位置等を
変える゛ことが出来る。
するコードを持つ九メモリーで、ＣＰＵ１により随時書
き替えられＣＲＴＳ上に表示される文字配列２位置等を
変える゛ことが出来る。
ＣＲＴＣ３は、このテキスト−メモリ２をＣＲ７表示周
期に合せてアクセスし、出力されたデータが、キャラク
タ生成用ＥＰＲ，ＯＭ４のアドレスとなり、実際のキャ
ラクタ・パターンが読み出される。上記は１図中のシフ
トレジスタＦにより、ドツト・データに変換され、Ｊの
部分にて色情報を加えて、アトリビュート・ロジック部
りに入る。
期に合せてアクセスし、出力されたデータが、キャラク
タ生成用ＥＰＲ，ＯＭ４のアドレスとなり、実際のキャ
ラクタ・パターンが読み出される。上記は１図中のシフ
トレジスタＦにより、ドツト・データに変換され、Ｊの
部分にて色情報を加えて、アトリビュート・ロジック部
りに入る。
ＣＲＴＣ３は、前記のキャラクタと共にグラフィック、
ＲＡ Ｍ５も同時にアクセスし、ＣＲＴＧ上に表示する
為のグラフインク情報を読み出す。そして、この情報も
シフト・レジスタによｐドツト・データに変換され、ア
トリビュートロジック部りに入る。アトリビュートロジ
ック部りは、キャラクタとグラフインクの使先付けをお
こない、ルック・アップ・テーブルＴにデータを転送す
る。
ＲＡ Ｍ５も同時にアクセスし、ＣＲＴＧ上に表示する
為のグラフインク情報を読み出す。そして、この情報も
シフト・レジスタによｐドツト・データに変換され、ア
トリビュートロジック部りに入る。アトリビュートロジ
ック部りは、キャラクタとグラフインクの使先付けをお
こない、ルック・アップ・テーブルＴにデータを転送す
る。
ルック番アップ魯テーブルＴでは、このデータから、Ｒ
，Ｇ、Ｂの信号を生成し、このＲ，Ｇ、Ｂ信号がＣＲＴ
６に転送され実際の表示がおこなわれる。
，Ｇ、Ｂの信号を生成し、このＲ，Ｇ、Ｂ信号がＣＲＴ
６に転送され実際の表示がおこなわれる。
従来の数値制御装置は以上のように構成されているので
、キャラクタ生成用メモリをＥＰＲＯＭで持つことにな
り、簡単に書き替えることが困難なばかりかそれぞれの
キャラクタ用に作成しなければならず、大変に手間がか
かるという問題点が有った。
、キャラクタ生成用メモリをＥＰＲＯＭで持つことにな
り、簡単に書き替えることが困難なばかりかそれぞれの
キャラクタ用に作成しなければならず、大変に手間がか
かるという問題点が有った。
この発明は上記の様な問題点を解消する念めになされ念
もので、簡単にキャラクタ生成用メモリの書き替えが出
来ると共に、現地で数値制御装置の特定画面を呼び出し
、キャラクタ生成メモリの変更がおこなえるＣＲＴ制御
装置を持った数値制御装置を得ることを目的とする。
もので、簡単にキャラクタ生成用メモリの書き替えが出
来ると共に、現地で数値制御装置の特定画面を呼び出し
、キャラクタ生成メモリの変更がおこなえるＣＲＴ制御
装置を持った数値制御装置を得ることを目的とする。
この発明に係るＣＲＴ制御装置を有する数値制御装置は
、キャラクタ生成用Ｅ（ｅｒａｓａｂｌｅ）ＰＲＯＭを
ＮＶ（Ｎｏｎ Ｖｏｌａｔｉｌｅ ：不揮発性）ＲＡＭ
に変えたもので容易に書き替出来るようにしたものであ
る。
、キャラクタ生成用Ｅ（ｅｒａｓａｂｌｅ）ＰＲＯＭを
ＮＶ（Ｎｏｎ Ｖｏｌａｔｉｌｅ ：不揮発性）ＲＡＭ
に変えたもので容易に書き替出来るようにしたものであ
る。
この発明におけるＮＶＲＡＭは、内部構成がＳＲＡＭ＋
ＥＥ（イレーザブル−エレクトロ）ＦＲＯＭで構成され
ており、特定書き込みサイクルによりＳＲＡＭ内のデー
タがＥＥＦＲＯＭに書き込まれ電源ＯＦＦ しても消え
ることがなｉｌ’、ＣＲＴの画面選択により新しいキャ
ラクタの登録、抹消を可能とする。
ＥＥ（イレーザブル−エレクトロ）ＦＲＯＭで構成され
ており、特定書き込みサイクルによりＳＲＡＭ内のデー
タがＥＥＦＲＯＭに書き込まれ電源ＯＦＦ しても消え
ることがなｉｌ’、ＣＲＴの画面選択により新しいキャ
ラクタの登録、抹消を可能とする。
以下、この発明の一実施例を図について説明する。図中
、第２図と同一の部分は同一の符号をもって図示した第
１図において、４１はキャラクタ生成用ＮＶＲＡＭであ
る。
、第２図と同一の部分は同一の符号をもって図示した第
１図において、４１はキャラクタ生成用ＮＶＲＡＭであ
る。
また、ＡｏはＣＰＵ１よりテキスト・メモリ２をアクセ
スする為のアドレス・バッファ、ＢｏはＣＲＴコントロ
ーラ３がテキスト−メモリ２をアクセスする為のアドレ
ス・バッファ、ｃｏは、ＣＰＵ１がテキスト拳メモリ２
をアクセスする際のデータ・バッファ、Ｄｏはテキスト
・メモリ２から読み出され念データによりキャラクタ生
成用ＮＶＲＡＭ４１ をアクセスする際のバッファ％Ｅ
。
スする為のアドレス・バッファ、ＢｏはＣＲＴコントロ
ーラ３がテキスト−メモリ２をアクセスする為のアドレ
ス・バッファ、ｃｏは、ＣＰＵ１がテキスト拳メモリ２
をアクセスする際のデータ・バッファ、Ｄｏはテキスト
・メモリ２から読み出され念データによりキャラクタ生
成用ＮＶＲＡＭ４１ をアクセスする際のバッファ％Ｅ
。
はキャラクタ生成用ＮＶＲＡＭ４１をＣＰｔＪｌがアク
セスする場合と、Ｄｏのバッファから来たアドレス情報
との切替えを２こなうセレクタ、Ｆｏは、テキスト・メ
モリ２から読み出された色情報を通すバッファ、Ｇｏは
前記バッファＦｏを通ってきたデータとキャラクタ生成
用ＮＶＲＡＭ４１から来たデータとが工。のシフトレジ
スタによりドツト・データに変換されたものを合成する
部分、ＨｏはＣＰＵ１からキャラクタ生成用ＮＶＲＡＭ
４１のリード／ライトをする際のデータ・バッファ、Ｊ
。
セスする場合と、Ｄｏのバッファから来たアドレス情報
との切替えを２こなうセレクタ、Ｆｏは、テキスト・メ
モリ２から読み出された色情報を通すバッファ、Ｇｏは
前記バッファＦｏを通ってきたデータとキャラクタ生成
用ＮＶＲＡＭ４１から来たデータとが工。のシフトレジ
スタによりドツト・データに変換されたものを合成する
部分、ＨｏはＣＰＵ１からキャラクタ生成用ＮＶＲＡＭ
４１のリード／ライトをする際のデータ・バッファ、Ｊ
。
はグラフィックＲＡＭ５ｔ−ＣＲＴコントローラ３がア
クセスする際のデータ・バッファであり、Ｋ。
クセスする際のデータ・バッファであり、Ｋ。
がそのアドレス・バッファである。Ｌｏは、グラフイン
クＲＡＭ５のデータのシフト曝レジスタ。
クＲＡＭ５のデータのシフト曝レジスタ。
Ｍｏはルック・アップ−テープ）ｖ７をアクセスする際
のアドレス合成部であり、ＣＰＵＩからもアクセス出来
る様なセレクタでもある。
のアドレス合成部であり、ＣＰＵＩからもアクセス出来
る様なセレクタでもある。
ルック・アンプ静テープＡ／７は、アドレス生成部Ｍ。
より来たアドレス情報から内部データが読み出され、そ
れが具体的なＲ，Ｇ、Ｂ信号としてＣＲＴ６に転送され
る。
れが具体的なＲ，Ｇ、Ｂ信号としてＣＲＴ６に転送され
る。
次に動作について説明する。まず基本的なＣＲ１表示動
作は従来例と同一であるので詳述は省略する。すなわち
、この発明ではキャラクタ生成用メモリをＮＶＲＡＭで
構成し九為、ＣＰＵ）１から簡単にリード／ライトが可
能であり、ソフトウェアにより数値制御装置付属のＣＲ
Ｔ画面を通して、キャラクタ生成用ＮＶＲＡＭ４１のデ
ータ書き替えが出来る。書き替え実行後は、ＣＲＴ画面
に表示されるキャラクタを見ることにより、書き替えが
出来念ことを確認出来る。
作は従来例と同一であるので詳述は省略する。すなわち
、この発明ではキャラクタ生成用メモリをＮＶＲＡＭで
構成し九為、ＣＰＵ）１から簡単にリード／ライトが可
能であり、ソフトウェアにより数値制御装置付属のＣＲ
Ｔ画面を通して、キャラクタ生成用ＮＶＲＡＭ４１のデ
ータ書き替えが出来る。書き替え実行後は、ＣＲＴ画面
に表示されるキャラクタを見ることにより、書き替えが
出来念ことを確認出来る。
以上の様に、この発明によればキャラクタ生成用ＥＰＲ
ＯＭ ｆ：ＮＶＲＡＭに変えてギャラクタ生成用メモリ
を構成したので、メモリ内容が情単に変更出来、自由度
の高いＣＲＴ付きの数値制御装置が得られる効果がある
。
ＯＭ ｆ：ＮＶＲＡＭに変えてギャラクタ生成用メモリ
を構成したので、メモリ内容が情単に変更出来、自由度
の高いＣＲＴ付きの数値制御装置が得られる効果がある
。
第１図はこの発明の一実施例による数値制御装置の構成
図、第２図は従来の数値制御装置の構成図である。 図に２いて％１はＣＰＵ％２はテキストメモリ、３はＣ
ＲＴコントローラ、４１はキャラクタ生成用ＮＶＲＡＭ
、６はＣＲＴである。 特許出願人 三菱電機株式会社 一□ 代理人 弁理士 １） 澤 博 唱 ”（
外２名） 手続補正書（自発） Ｉ右利 隼１′２月２８ 日
図、第２図は従来の数値制御装置の構成図である。 図に２いて％１はＣＰＵ％２はテキストメモリ、３はＣ
ＲＴコントローラ、４１はキャラクタ生成用ＮＶＲＡＭ
、６はＣＲＴである。 特許出願人 三菱電機株式会社 一□ 代理人 弁理士 １） 澤 博 唱 ”（
外２名） 手続補正書（自発） Ｉ右利 隼１′２月２８ 日
Claims (1)
- キャラクタ表示可能なＣＲＴと、前記ＣＲＴを制御する
ＣＲＴ制御装置とを備えた数値制御装置において、前記
ＣＲＴにキャラクタ表示するためのメモリにキャラクタ
生成用不揮発性ＲＡＭを用い前記ＣＲＴ上の画面選択に
より新キャラクタの登録、抹消ができるようにしたこと
を特徴とする数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681185A JPS61296411A (ja) | 1985-06-25 | 1985-06-25 | 数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681185A JPS61296411A (ja) | 1985-06-25 | 1985-06-25 | 数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296411A true JPS61296411A (ja) | 1986-12-27 |
Family
ID=15184056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13681185A Pending JPS61296411A (ja) | 1985-06-25 | 1985-06-25 | 数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63285607A (ja) * | 1987-05-18 | 1988-11-22 | Fanuc Ltd | Ｅｅｐｒｏｍを備えた数値制御装置 |
| JPH01267739A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | デイジタル演算処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147673A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
| JPS5779508A (en) * | 1980-10-31 | 1982-05-18 | Mitsubishi Electric Corp | Numeric controller |
-
1985
- 1985-06-25 JP JP13681185A patent/JPS61296411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147673A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
| JPS5779508A (en) * | 1980-10-31 | 1982-05-18 | Mitsubishi Electric Corp | Numeric controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63285607A (ja) * | 1987-05-18 | 1988-11-22 | Fanuc Ltd | Ｅｅｐｒｏｍを備えた数値制御装置 |
| JPH01267739A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | デイジタル演算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221028B1 (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
| KR860002872A (ko) | 화상메모리 주변장치 | |
| JPS6049424A (ja) | 文書入力方式 | |
| JPS61296411A (ja) | 数値制御装置 | |
| JP2001265318A (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JPS60130795A (ja) | デ−タ表示装置 | |
| JPH05143575A (ja) | 拡大文字による入力文字表示方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| KR950000540B1 (ko) | 윈도우 생성방법 및 장치 | |
| JPS62204389A (ja) | 任意多角形によるクリツピング・シ−ルデイング方法 | |
| JPH05143052A (ja) | 文書作成支援システム | |
| JPH08161143A (ja) | 手書き入力装置 | |
| JPH0525115B2 (ja) | ||
| JPH0550013B2 (ja) | ||
| JPS6151264A (ja) | 文書処理装置 | |
| JPS6216435B2 (ja) | ||
| JPS62113263A (ja) | ハンデイワ−ドプロセツサ | |
| JPS63303391A (ja) | カ−ソル制御装置 | |
| JPS63142390A (ja) | 表示装置 | |
| JPH058435B2 (ja) | ||
| JPS6159484A (ja) | セグメント制御方式 | |
| JPS61193189A (ja) | 文字図形表示装置 | |
| JPH05500424A (ja) | 低電力コンピュータのためのビデオ画像コントローラ | |
| JPS59180584A (ja) | 画面表示制御装置 |