JPS61292761A - アドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、仮想記憶方式を採用している情報処理装置
における実行性能が向上されたアドレス変換方式に関す
るものである。

［従来の技術］ 第２図は従来の情報処理装置におけるアドレス変換方式
を示すブロック図であり、図において、（１）はレジス
タ、（２）は演算装置（図示せず）により指定される仮
想アドレスである。（３）はレジスタ（１）によって指
定°される１組の索引テーブルであり、図示しないが同
様の索引テーブル（３）が複゛数組設けられている。各
索引テーブル（３）は複数のエントリ位置（３ａ）を有
しており、演算装置により指定される仮想アドレス（２
）の部分（２ａ）に基づいて所定のエントリ位１ｆ（３
ａ）が決定され、゛を出力することにより、仮想アドレ
ス（２）を実アドレス（Ａ）に変換するようになってい
る。（４）は複数のブロック（４ａ）に分割された主記
憶装置であり、索引テーブル（３）で得られた実アドレ
ス（Ａ）により所定のブロック（４ａ）が決定されるよ
うになっている。（５）は索引テーブル（３）で変換さ
れた結果としての実アドレス（Ａ）を保持する索引バッ
ファであり、索引テーブル（３）と同様に複数の工、ン
トリ位置（５ａ）を有し、仮想アドレス（２）の部分（
２ａ）に基づいて所定のエントリ位置く５ａ）が決定さ
れるようになっている。

次に動作について説明する。まずレジスタ（１）によっ
て複数組の中から特定の組の索引テーブル（３）が指定
される。この時、演算装置により仮想アドレス（２）が
指定されると、この仮想アドレス（２）の部分（２ａ）
に基づいて、索引テーブル（３）内の１つのエントリ位
置（３ａ）が決定する。索引テーブル（３）は、エント
リ位置（３ａ）に応じた実アドレス（Ａ）を主記憶１ｍ
！（４）に出力し、この実アドレス（Ａ）に基づいて主
記憶装置（４）内の１っのブロック（４ａ）を決定する
。即ち、索引テーブル（３）によって、仮想アドレス（
２）は、主記憶装置（４）のブロック（４ａ）を指定す
るための実アドレス（Ａ）に変換される。この変換結果
は、索引バッファ（５）のエントリ位置く５ａ）に保持
される。以後、索引バッファ（５）にこの変換結果が保
持されている限り、同じ仮想アドレスの部分（２ａ）に
対しては、索引テーブル（３）を通ることなく、索引バ
ッファ（５）のエントリ位置（５ａ〉に保持されている
前記変換結果を用いて、対応する主記憶装置（４）のブ
ロック（４ａ）が決定される。なぜなら、一般に、仮想
アドレス（２）から実アドレス（Ａ）への変換は、索引
テーブル（３）を用いるより索引バッファ（５）を用い
た方が高速だからである。

索引バッファ（５）の内容は、索引テーブル（３）のエ
ントリ位置（３ａ）の内容が変化したとき、つまりレジ
スタ（１）の内容即ち索引テーブル（３）の組が変更し
たときに無効化されなければならない。

通常、この無効化は索引バッファ（５）全てのエントリ
位置に対して行なわれている。

［発明が解決しようとする問題点］ 従来のアドレス変換方式は、以上のように、レジスタ（
１）の内容が変更したとき、即ち索引テーブル（３）の
組が変更したときには、索引バッファ（５）に記録され
ていた内容が全部失われてしまう。

従って、索引テーブル（３）の組の変更に拘わらず仮想
アドレス（２）に対応する実アドレス（Ａ）が変化しな
い場合であっても、一度レジスタ（１）の内容の変更が
あると、仮想アドレス（２）から主記憶装置のブロック
（４ａ）に対応する実アドレス（Ａ）への変換は、再び
索引テーブル（３）を用いて行なわれなければならなか
った。特に、レジスタ（１）の内容変更が頻繁に行なわ
れる場合、索引バッファ（５）が有効に使用されない状
態が生じ、情報処理装置の実行性能の低下を招くという
問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、索引バッファに保持された変換結果のうち、
索引テーブルの組に変更があっても無効化の必要がない
ものを、レジスタの内容変更時における無効化の対象外
として判別できるようにすることにより、索引バッファ
の利用率が向上され、結果的に情報処理装置の実行性能
を向上させることができるアドレス変換方式を得ること
を目的とする。

［問題点を解決するための手段］ この発明に係るアドレス変換方式は、複数組の索引テー
ブルの各組に対応するエントリ位置部じて変換される実
アドレスが同一である場合に、そのエントリ位置の実ア
ドレスが同一であることを表示するための表示手段を設
けると共に、索引バッファにも変換結果を記録するとき
に該索引バッファのエントリ位置に前記表示手段の内容
を表示するための表示手段を設けたものである。

［作用］ この発明におけるアドレス変換方式は、レジスタの内容
の変更に伴う索引バッファの無効化時においても、無効
化の必要がないものについては、索引バッファ内のエン
トリ位置に設けられた無効化対象外であることを示す表
示手段によって、そのエントリ位置に記録された内容の
無効化を防ぎ、一度仮想アドレスから実アドレスに変換
した結果を索引バッファ内に保持する。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図において、符号（１）〜（５）及び（２ａ）〜（５ａ
）が付されているものについては、第２図の従来例のも
のと同様なのでその説明を省略する。

（３ｂ）は無効化対象外を示す表示手段としての表示フ
ラグである０表示フラグ（３ｂ）は、索引テーブル（３
）内のエントリ位置（３ａ）に対応して設けられている
。そして、全組の索引テーブル（３）について同一変換
内容のエントリ位置（３ａ）に対応する表示フラグ（３
ｂ）にのみ「１」が立ち、それ以外はｒ□、にされてい
る、（５ｂ）は表示フラグ（３ｂ）と同じ内容を表示す
るための手段即ち表示フラグである０表示フラグ（５ｂ
）は索引バッファ（５）のエントリ位置（５ａ）に対応
して設けられており、索引テーブル（３）におけるアド
レス変換結果の記録が行なわれる際に、表示フラグ（３
ｂ）の内容が、工′ントリ位置（５ａ）に対応する表示
フラグ（’５ｂ）’に移るようになっている。　　　　
　　　　′次に動作について説明する。レジ及夕（１）
により１組の索引テーブル（３）が指定さ−れ、仮想ア
ドレス（２）の部分（２ａ）によりエントリ位ｔ（３ａ
）が指定される。これにより、実アドレス（Ａ）が決定
し、この実アドレス（Ａ）により主記憶装置（４）のブ
ロック（４ａ）が指定される。

今、全組の索引テーブル（３）について、仮想アドレス
（２）に対応するエントリ位置（３ａ）の内容が同一で
あったとする。この場合、レジスタ（１）の内容即ち索
引テーブル（３）の組が変更しても、仮想アドレス（２
）と実アドレス（Ａ、）との対応関係は変化しない、従
って、エントリ位置（３ｉ）に対応する表示フラグ（３
ｂ）には、レジスタ（１）の内容変更に拘わらず同一内
容を示す「１」が立つことになる。

一方、索引テーブル（３）におけるアドレス変換の結果
は、変換と同時に索引バッファ（５）のエントリ位置（
５ａ）に記録されるが、このとき同時に表示フラグ（３
ｂ）の内容「１」も表示フラグ（５ｂ）に移される。

レジスタ（１）の内容の変更に伴って索引バッファ（５
）の内容の無効化が行なわれるときには、表示フラグ（
５ｂ）に「１」が立っていない即ち「ｏＪにされている
エントリ位置（５ａ）の内容は無効化されるが、前述の
ように表示フラグ（５ｂ）に「１」が立っているエント
リ位！（５ａ）の内容は、無効化対象外と判別されるの
で、そのまま保持される。従って、レジスタ（１）の内
容の変更後も、仮想アドレス（２）に対しては、索引バ
ッファ（５）を介してエントリ位置（５ａ）に記録され
た実アドレス（Ａ）を得ることにより、高速に主記憶装
置（４）のブロック（４ａ）を指定することができる。

　尚、上記実施例では索引テーブル（３）が１段の場合
を示したが、索引テーブル（３）がシリーズの多段構成
であっテラ、最終的に主記憶装置（４）のブロック（４
ａ）を決定する索引テーブル（３）について上記実施例
を適用することにより同様の効果を奏することは言うま
で゛もない。

［発明の効果］ 以上のように、この発明のアドレス変換方式によれば索
引テーブルの各組に対応するエントリ位置で変換される
実アドレスが同一である場合、該エントリ位置の実アド
レスが同一であることを表示するための表示手段を設け
ると共に、索引バッファに、索引テーブルの前記表示手
段の内容を表示するための表示手段を設け、索引テーブ
ルの表示手段の内容を、変換結果の記録時に索引バッフ
ァの表示手段に移すことにより、索引テーブルの組が変
更されても、表示手段により所定の組が変更されても、
索引バッファのエントリ位置の内容は無効化されないよ
うにしたので、索引バッファの内容が無効化によって全
部失われることがなく、索引バッファの利用率が上がる
。従って、仮想アドレスから主記憶装置の所要のブロッ
クを指定する実アドレスへの変換が効率良く行なわれ、
情報処理装置の実行性能が向上するという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるアドレス変換方式を
示すブロック図、第２図は従来のアドレス変換方式を示
すブロック図である。 （２）・・・仮想アドレス （２ａ）・・・仮想アドレスの部分 （３）・・・索引テーブル （３ａ）・・・索引テーブルのエントリ位置（３ｂ）・
・・索引テーブルの表示フラグ（表示手段）（４）・・
・主記憶装置 （４ａ）・・・主記憶装置のブロック （５）・・・索引バッファ （５ａ）・・・索引バッファのエントリ位置（５ｂ）・
・・索引バッファの表示フラグ（表示手段）（Ａ）・・
・実アドレス 尚、各図中、同一符号は同一、又は相当部分を示す。 篤１図 ２０−ｍ−仮想アドレスの部分 ３ａ−一索引テーフ〕しのエンド１Ｍｔｌ！３ｂ−−−
表示フラグ ４ｏ−−一主言ｄ畳１裔置の“ｊｃコック５ｏ−−一索
引バッファのエントリ位置５ｂ−一一表示フラグ

Claims (1)

【特許請求の範囲】
1. 演算装置により指定される仮想アドレスを、主記憶装置
   のブロック位置を指定する実アドレスに変換するための
   各々複数のエントリ位置を有する複数組の索引テーブル
   と、この索引テーブルでの変換結果を記録するための複
   数のエントリ位置を有する索引バッファとを備えた情報
   処理装置のアドレス変換方式において、前記複数組の索
   引テーブルに、該索引テーブルの各組に対応するエント
   リ位置で変換される実アドレスが同一である場合、該エ
   ントリ位置の実アドレスが同一であることを表示するた
   めの表示手段を設けると共に、前記索引バッファに、前
   記表示手段の内容を表示するための表示手段を設け、前
   記索引テーブルの表示手段の内容を、前記変換結果の記
   録時に前記索引バッファの表示手段に移すことにより、
   前記索引テーブルの組が変更されても、前記索引バッフ
   ァの表示手段に所定の表示がなされた前記索引バッファ
   のエントリ位置の記録情報が無効化しないようにしたこ
   とを特徴とするアドレス変換方式。