JPS6129258A - 記録装置 - Google Patents
記録装置Info
- Publication number
- JPS6129258A JPS6129258A JP15080984A JP15080984A JPS6129258A JP S6129258 A JPS6129258 A JP S6129258A JP 15080984 A JP15080984 A JP 15080984A JP 15080984 A JP15080984 A JP 15080984A JP S6129258 A JPS6129258 A JP S6129258A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- circuit
- time
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fax Reproducing Arrangements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は記′録装置の中でも、特にサーマルヘッドを利
用し、濃度コントロールをして階調記録を行なう記録装
置に関する。
用し、濃度コントロールをして階調記録を行なう記録装
置に関する。
従来例の構成とその問題点
従来、ファクシミリにおいて濃度制御を行なうには一記
録時間°や記録電圧を変化させて階調記録を行なってい
る。記録時間はモノステーブルマルチメータによって行
なわれており、コンデンサと抵抗を使用するために時間
が不安定となり記録ムラが生じた。さらに、記録しない
(データが無い時)は、記録ヘッドに通電していないた
めに時間の短い記録信号(階調の低い記録)によって記
録すると記録濃度が低下し階調記録にムラを生じる。
録時間°や記録電圧を変化させて階調記録を行なってい
る。記録時間はモノステーブルマルチメータによって行
なわれており、コンデンサと抵抗を使用するために時間
が不安定となり記録ムラが生じた。さらに、記録しない
(データが無い時)は、記録ヘッドに通電していないた
めに時間の短い記録信号(階調の低い記録)によって記
録すると記録濃度が低下し階調記録にムラを生じる。
発明の目的
・、本発明は階調記録結果に生じる記録ムラを無くして
リニアな階調記録を実現できる記録装置を提供すること
を目的とする。
リニアな階調記録を実現できる記録装置を提供すること
を目的とする。
発明の構成
本発明の記録装置は、ディジタル変換された画信号から
記録データの有無を検出して記録データがある時呻は前
記画信号に応じた時間だけ記録ヘッドに通電して記録を
実行するよう構成すると共に、記録データが無い時には
記録に表われない所定時間だけ通電して前記記録ヘッド
を予熱するように構成したことを特徴とする。
記録データの有無を検出して記録データがある時呻は前
記画信号に応じた時間だけ記録ヘッドに通電して記録を
実行するよう構成すると共に、記録データが無い時には
記録に表われない所定時間だけ通電して前記記録ヘッド
を予熱するように構成したことを特徴とする。
実施例の説明
以下、本発明の一実施例を第1図から第3図に基づいて
説明する。
説明する。
(1)はA/D変換回路で、アナログ画信号(A)をク
ロック(B)によりディジタルパラレル信号(X)に変
換する。(2)はラッチ回路(例えばカウンタ)で、デ
ィジタルパラレル信号(X)をクロック(B)のクロッ
クタイミングにより、記憶し、転送りロック(C)によ
ってリセット信号(E)をフリッププロップ回路〔以下
、F/F回路と称す〕(4)に出力する。
ロック(B)によりディジタルパラレル信号(X)に変
換する。(2)はラッチ回路(例えばカウンタ)で、デ
ィジタルパラレル信号(X)をクロック(B)のクロッ
クタイミングにより、記憶し、転送りロック(C)によ
ってリセット信号(E)をフリッププロップ回路〔以下
、F/F回路と称す〕(4)に出力する。
(3)はオール410 II検出回路で、例えばディジ
タルパラレル信号(X)を全てORゲートできる回路に
よって構成されディジタルパラレル信号(X)に信号が
あればセット信号(D)をF/F回路(4)に出力する
と共にディジタルパラレル信号(X)が全て1′0”で
あった場合にトリガ信号(H)をタイマ(5)に出力す
る。なお、前記F/F回路(4)はラッチ回路(2)か
らのリセット信号(E)とオールdi OII検出回路
(3)からのセット信号CD)とにより記録時間を作り
第1のパルス(F)をゲート回路(6)に出力する。ま
た、・タイマ(5)は例えばカウンタで構成されオール
“0”検出回路(3)からのトリガ信号(H)により一
定時間(記録されない時間に設定する)を作り、第2の
パルス(I)をゲート回路(6)に出力する。ゲート回
路(6)は、F/F回路(4)からの第1のパルス(F
)とタイマ(5)からの第2のパルス(I)との論理和
したパルス(G)を記録ヘッド回路に出力する。
タルパラレル信号(X)を全てORゲートできる回路に
よって構成されディジタルパラレル信号(X)に信号が
あればセット信号(D)をF/F回路(4)に出力する
と共にディジタルパラレル信号(X)が全て1′0”で
あった場合にトリガ信号(H)をタイマ(5)に出力す
る。なお、前記F/F回路(4)はラッチ回路(2)か
らのリセット信号(E)とオールdi OII検出回路
(3)からのセット信号CD)とにより記録時間を作り
第1のパルス(F)をゲート回路(6)に出力する。ま
た、・タイマ(5)は例えばカウンタで構成されオール
“0”検出回路(3)からのトリガ信号(H)により一
定時間(記録されない時間に設定する)を作り、第2の
パルス(I)をゲート回路(6)に出力する。ゲート回
路(6)は、F/F回路(4)からの第1のパルス(F
)とタイマ(5)からの第2のパルス(I)との論理和
したパルス(G)を記録ヘッド回路に出力する。
まず記録すべき画信号がある場合を第2図(a)を参照
して説明する。アナログ画信号(A)がA/D変換回路
(1)に入力されると、A/D変換回路(1)はクロッ
ク(B)の立ち上り(a)によりディジタルパラレル信
号(X)を出力する。このパラレル信号(X)を受けて
ラッチ回路(2)は、クロック(B)の立ち上り(b)
によってこれをラッチする。前記パラレル信号(X)は
同時にオール″0”検出回路(3)にも供給されている
。オール“On検出回路(3)では、パラレル信号(X
)の全てのビットの論理和を出力する。その結果、この
場合にはパラレル信号(X)に出力があるためにセット
信号(D)が出力 1される。次に1例えばパラ
レル信号(X)がD3=0、D2=1.D1=1の場合
、つまりデータ〔パラレル信号(:X))が((3uの
時について具体的に説明する。既に前述の通りこのパラ
レル信号(X)はラッチ回路(2)にラッチ(記憶)さ
れている。このラッチ回路(2)のラッチデータを転送
りロック(C)によって転送する。このラッチ回路(2
)はカウンタ等を用いておき、転送りロック(C)によ
ってカウントダウンさせ、データを全て転送し終わると
リセット信号(E)を送出する具体動作は、転送りロッ
ク(C)が1個供給されるとラッチデータが、D3=O
,D2=1.D1=Oとなり、次に転送りロック(C)
がもう1個供給されると、D3=O,D2=O,Dl:
1となる。さらにもう1個転送りロック(C)が供給さ
れると、D3=O。
して説明する。アナログ画信号(A)がA/D変換回路
(1)に入力されると、A/D変換回路(1)はクロッ
ク(B)の立ち上り(a)によりディジタルパラレル信
号(X)を出力する。このパラレル信号(X)を受けて
ラッチ回路(2)は、クロック(B)の立ち上り(b)
によってこれをラッチする。前記パラレル信号(X)は
同時にオール″0”検出回路(3)にも供給されている
。オール“On検出回路(3)では、パラレル信号(X
)の全てのビットの論理和を出力する。その結果、この
場合にはパラレル信号(X)に出力があるためにセット
信号(D)が出力 1される。次に1例えばパラ
レル信号(X)がD3=0、D2=1.D1=1の場合
、つまりデータ〔パラレル信号(:X))が((3uの
時について具体的に説明する。既に前述の通りこのパラ
レル信号(X)はラッチ回路(2)にラッチ(記憶)さ
れている。このラッチ回路(2)のラッチデータを転送
りロック(C)によって転送する。このラッチ回路(2
)はカウンタ等を用いておき、転送りロック(C)によ
ってカウントダウンさせ、データを全て転送し終わると
リセット信号(E)を送出する具体動作は、転送りロッ
ク(C)が1個供給されるとラッチデータが、D3=O
,D2=1.D1=Oとなり、次に転送りロック(C)
がもう1個供給されると、D3=O,D2=O,Dl:
1となる。さらにもう1個転送りロック(C)が供給さ
れると、D3=O。
D2=O,D1=Oとなり転送終了となってリセット信
号(E)をF/F回路(4)に供給する。F/F回路(
4)は、既に前述の通り、オール“0”検出回路(3)
からセット信号(D)が供給されているから、出力信号
である第1のパルス(F)はセット(s)されレベルz
tH”になっている。そして前述のラッチ回路(2)か
らのリセット信号(E)によってリセット信号(R)さ
れ第1のパルス(F)はレベル“L”になる。この第1
のパルスCF)が記録信号となる、第1のパルス(F)
の時間を制御する事により階調ある記録が可能となる。
号(E)をF/F回路(4)に供給する。F/F回路(
4)は、既に前述の通り、オール“0”検出回路(3)
からセット信号(D)が供給されているから、出力信号
である第1のパルス(F)はセット(s)されレベルz
tH”になっている。そして前述のラッチ回路(2)か
らのリセット信号(E)によってリセット信号(R)さ
れ第1のパルス(F)はレベル“L”になる。この第1
のパルスCF)が記録信号となる、第1のパルス(F)
の時間を制御する事により階調ある記録が可能となる。
次に、記録すべき信号がない場合を第2図(b)を参照
して説明する。
して説明する。
パラレル信号(X)がすべて0”の場合であるからオー
ル゛′0″″棲出回路(3)はタイマ(5)に対してト
リガ信号(H)を記録する。このトリガ信号(H)によ
りタイマ(5)は記録として表われない時間(T)を第
2のパルス(I)とし記録信号となる。
ル゛′0″″棲出回路(3)はタイマ(5)に対してト
リガ信号(H)を記録する。このトリガ信号(H)によ
りタイマ(5)は記録として表われない時間(T)を第
2のパルス(I)とし記録信号となる。
つまり、この第2のパルス(I)により記録ヘッドに予
熱を与えておき、次に記録されるべき記録状態を良くす
る。この時、ラッチ回路(2)はリセット信号(E)を
、オール“01″検出回路(3)はセット信号(D)を
F/F回路(4)に供給しないために第1のパルス(F
)出力されず、記録はしない。この予熱状態を第3図に
より説明すると、第3図(、)は従来例であり、第1の
時間T1においては゛、Dlの濃度は低い。しかしなが
ら本発明によれば、第3図(b)に示す通り第1の時間
T1においては予熱のD2の濃度となり、はぼ時間に対
してリニアな濃度差が実現可能となり、階調記録におい
て生じる記録ムラをなくする事ができる。
熱を与えておき、次に記録されるべき記録状態を良くす
る。この時、ラッチ回路(2)はリセット信号(E)を
、オール“01″検出回路(3)はセット信号(D)を
F/F回路(4)に供給しないために第1のパルス(F
)出力されず、記録はしない。この予熱状態を第3図に
より説明すると、第3図(、)は従来例であり、第1の
時間T1においては゛、Dlの濃度は低い。しかしなが
ら本発明によれば、第3図(b)に示す通り第1の時間
T1においては予熱のD2の濃度となり、はぼ時間に対
してリニアな濃度差が実現可能となり、階調記録におい
て生じる記録ムラをなくする事ができる。
なお、上記の説明は記録ヘッド1個について説明したが
、これが複数であっても同様である事は言うまでもない
。
、これが複数であっても同様である事は言うまでもない
。
発明の効果
本発明の記録装置は記録データが無い時には記録に表わ
れない所定時間だけ前記記録ヘッドに通電して予熱する
ように構成したため、サーマルヘッドを用いた従来の記
録装置ではできなかった階調記録が容易に行なうことが
できる。また従来では時間の短い記録において濃度低下
により階調がリニアでなかったが、本発明によるとリニ
アな階調記録を実現できるものである。
れない所定時間だけ前記記録ヘッドに通電して予熱する
ように構成したため、サーマルヘッドを用いた従来の記
録装置ではできなかった階調記録が容易に行なうことが
できる。また従来では時間の短い記録において濃度低下
により階調がリニアでなかったが、本発明によるとリニ
アな階調記録を実現できるものである。
第1図は本発明の記録装置の一実施例のブロック図、第
2図は第1図の記録動作説明図で、(a)は画信号(記
録信号)がある時のタイミング図、(b)は画信号がな
い時のタイミング図を示す。第3図は従来の濃度一時間
のグラフと本発明の濃度一時間のグラフを示す。 (1)・・・A/D変換器、(2)・・・ラッチ回路、
(3)・・・オール゛′0″検出回路、(4)・・・F
/F回路、(5)・・・タイマ、(6)・・・ゲート回
路 代理人 森 本 義 弘 第1図 第2図
2図は第1図の記録動作説明図で、(a)は画信号(記
録信号)がある時のタイミング図、(b)は画信号がな
い時のタイミング図を示す。第3図は従来の濃度一時間
のグラフと本発明の濃度一時間のグラフを示す。 (1)・・・A/D変換器、(2)・・・ラッチ回路、
(3)・・・オール゛′0″検出回路、(4)・・・F
/F回路、(5)・・・タイマ、(6)・・・ゲート回
路 代理人 森 本 義 弘 第1図 第2図
Claims (1)
- 1、ディジタル変換された画信号から記録データの有無
を検出して記録データがある時には前記画信号に応じた
時間だけ記録ヘッドに通電して記録を実行するよう構成
すると共に、記録データが無い時には記録に表われない
所定時間だけ通電して前記記録ヘッドを予熱するように
構成した記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15080984A JPS6129258A (ja) | 1984-07-19 | 1984-07-19 | 記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15080984A JPS6129258A (ja) | 1984-07-19 | 1984-07-19 | 記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6129258A true JPS6129258A (ja) | 1986-02-10 |
Family
ID=15504891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15080984A Pending JPS6129258A (ja) | 1984-07-19 | 1984-07-19 | 記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6129258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133759A (ja) * | 1987-11-19 | 1989-05-25 | Rohm Co Ltd | サーマルヘッドの印字方式 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5849279A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 感熱記録における予熱パルス制御回路 |
-
1984
- 1984-07-19 JP JP15080984A patent/JPS6129258A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5849279A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 感熱記録における予熱パルス制御回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133759A (ja) * | 1987-11-19 | 1989-05-25 | Rohm Co Ltd | サーマルヘッドの印字方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS601976A (ja) | 階調記録装置 | |
JPS6129258A (ja) | 記録装置 | |
JPS62164568A (ja) | サ−マルヘツドの温度補正方式 | |
JPH0647297B2 (ja) | 感熱転写階調制御装置 | |
JPH0630891B2 (ja) | サ−マルヘツド駆動回路 | |
JPS64226B2 (ja) | ||
JPS609271A (ja) | 感熱記録装置の中間調記録方法 | |
JPH0369714B2 (ja) | ||
JPS6023063A (ja) | 記録装置 | |
JPS62257863A (ja) | サ−マルヘツドドライブ回路 | |
JPS60155475A (ja) | 記録素子駆動制御方法 | |
JPS62267164A (ja) | ビデオプリンタ | |
JP3809235B2 (ja) | ビデオレコーダの同期制御信号を生成する方法及び回路 | |
JPS58201464A (ja) | フアクシミリ装置の感熱記録方式 | |
JPH0229351A (ja) | 感熱記録装置 | |
JPS6315768A (ja) | サ−マルヘツドの通電制御回路 | |
JPS6292671A (ja) | 画像記録装置 | |
JPH0750912B2 (ja) | 感熱記録装置 | |
JPS59187878A (ja) | 記録装置 | |
JPS647592B2 (ja) | ||
JPH08281996A (ja) | 発熱素子の駆動制御装置 | |
JPH0667639B2 (ja) | 感熱記録ヘッドの駆動方法及び駆動装置 | |
JPS59158672A (ja) | パラレルヘツド記録装置 | |
JPS6253851A (ja) | カラ−感熱記録装置のヘツド基台温度制御方法 | |
JPS61102272A (ja) | 記録ヘツドの分割パルス駆動方式 |