JPS59158672A - パラレルヘツド記録装置 - Google Patents

パラレルヘツド記録装置

Info

Publication number
JPS59158672A
JPS59158672A JP58033621A JP3362183A JPS59158672A JP S59158672 A JPS59158672 A JP S59158672A JP 58033621 A JP58033621 A JP 58033621A JP 3362183 A JP3362183 A JP 3362183A JP S59158672 A JPS59158672 A JP S59158672A
Authority
JP
Japan
Prior art keywords
block
conduction
blocks
current
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58033621A
Other languages
English (en)
Other versions
JPH0252904B2 (ja
Inventor
Kenji Nakamura
健次 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Shimazu Seisakusho KK
Original Assignee
Shimadzu Corp
Shimazu Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp, Shimazu Seisakusho KK filed Critical Shimadzu Corp
Priority to JP58033621A priority Critical patent/JPS59158672A/ja
Publication of JPS59158672A publication Critical patent/JPS59158672A/ja
Publication of JPH0252904B2 publication Critical patent/JPH0252904B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/40025Circuits exciting or modulating particular heads for reproducing continuous tone value scales
    • H04N1/40031Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Fax Reproducing Arrangements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明は発熱印字素子を用いたパラレルヘッド記録装置
における印字素子駆動装置に関する。
口 従来技術 多数の発熱印字素子を一列に並べて並列的に作動させる
記録装置はファクシミリ等における高速印字装置として
用いられるが、この種の記録装置を一般の記録装置特に
測定機の記録計として用いる場合、第1図番こ示すよう
番こ縦軸座標線Yを記入するようなとき次のような問題
があった。発熱印字素子は作動時−ヘッド当り例えは:
33mA、15V程度の電流′C[・、圧を必要とする
が、記録計における縦軸座標線の記入動作の場合、パラ
レルヘッドの全素でか一斉に作動せしめられるので、ヘ
ッド数を例えば1280個(A4サイズ)とすると、実
に42Aと云う大電流が一時的に流れることになる。通
常の印字とか図形の記録の場合、このような全ヘッド−
斉作動或はそれに近い状態と云うのは起らないので、パ
ラレルヘッドを駆動する・m源として格別大容量のもの
を必要とはしない。しかし測定機の出力を記録する記、
録計の場合、上述したような全ヘッド−斉作動と云う場
合も考慮しなければならないので、電源として15V、
42A程度の瞬発力が得られる容量のものを用いねばな
らなかった。しかし一方記録計においても全ヘッド−斉
作動と云うようなことは全作動時間中画くわづかの時間
であり、通常は多くても金ヘンド中]%位が作動してい
るに過ぎない。それ故瞬間的出力(5m秒位)]、5V
、4.4Aと云う電源装置は過大であり不経済との感を
免れなかった。
ハ目的 本発明は比較的小容量の電源装置でパラレルヘッドの全
ヘッド同時作動或はそれに近い場合に対処することがで
きるようなパラレルヘッド記録装置の駆動回路を提供す
る。
二構成 ハ”5 L/ルヘッド記録装置は、−記録サイクル番こ
おいて、各印字ヘッドtこオン又はオフのデータ信号を
与えて電源を投入すると、オンの信号を与えられている
ヘッドに通電される。このような−記録サイクルを繰返
して所定のパターンを記録して行くものであるが、本発
明印字素子駆動装置は全ヘッドを複数のブロックに分け
、−記録サイクルにおいて、各ブロックを少しずつおく
らせて順次通電開始し、まず第]のブロックに通電開始
して、所要電流の値を検出しその値が所定レベル以下ノ
ときは第2のブロックlこ通電開始し、そのときの全電
流を検出してそれが上記所定レベル以下のときは第3の
ブロックに通電開始すると云うように、ブロック単位で
通電開始をおくらせ、全電流が所定レベルに達した所で
以下のブロックの通電を見合せ、先に通電したブロック
の通電の終了後残りのブロックに通電するようにした点
に特徴を有する。
ホ実施例 1280素子よりなるパラレルヘッド記録装置。これを
10ブロツクに分ける。各ブロックは128ヘツド。−
ブロックの全ヘッド同時作動の場合の電流は4.2人で
ある。この4.2Aを電流の基準レベルとする。−記録
サイクルにおける各印字ヘッドの所要通電時間は2m秒
である。まずこの実施例装置の動作を略述する。記録動
作は一記録サイクルにおける2m秒の通電の後、2m秒
程度の冷却期間を置いて、次の記録サイクルが始まる。
このような記録動作のスケジュールは従来のものと変り
ない。本発明の特徴は、−記録サイクルにおいて、1μ
秒ずつおくらせて順次各ブロックにストローブ信号を与
えて通電を開始させ、まず第1のブロックのみ通電開始
し、通電開始から1μ秒の間に駆動電流の値を検出し、
これを基準レベルと比較し、基準以下のときは第2のブ
ロックに通電する。以下同様の動作を第2.第3〜第1
Oのブロックまで行う。電源の容量は8.4Aである。
通常は10ブロック全部通電しても駆動電流が8.4A
を超すことは希である。1ブロツク毎に電流チェックの
ため通電が1μ秒ずつおくれで第10ブロツクが通電開
始されるのは一記録サイクルの始点から9μ秒おくれで
いるが、−ヘッドの通電時間は2m秒であるから9μ秒
のおくれは無視できる。令弟1ブロックの作動電流が2
A。
第2ブロツクが3Aとすると、2<4.2であるから第
2ブロツクまで通電され、第1.第2ブロック合せた作
動電流は5Aで4.、2 A以上であるから、第3ブロ
ツク以下は第1.第2ブロツクの通電終了までは通電さ
れない。記録計の縦軸座標線のような全ヘッド−斉動作
となる場合、で2ブロツクすつ通電され、5回で縦軸の
記入を終る。このときの−サイクルの記録動作の終了は
2m秒X I O=20m秒と9μ秒で、略20m秒と
見てよい。
第2図はこの実施例の回路図である。1は電源、2は記
録ヘッドの作動電流検出用抵抗、3がパラレルヘッドで
1280ヘツドよりなっている。作動″電流は抵抗2の
両端間の電圧降下によって電圧(直に変換され増幅器4
で増幅された後コンパレータ5【こよって定市圧源6の
電圧Vsと比較され、作動電流が基準値4.2 Aを超
えたときコノバレーち り\はハイレベルの信号を出力する。8はシフトレジス
タで、7はこのシフトレジスタを制御する制御回路であ
る。91,92・・・9oはワンショント回路でシフト
レジスタ8の第1〜第10ビツトQ1〜QIOと対応し
ており、夫々対応ピントが′“+、 I+になったとき
トリガされて2m秒の幅のパルスを出力する。このパル
スがストローブ信号トしてパラレルヘッド3の対応ブロ
ックに印加される。91はパラレルヘッドの第1ブロツ
? B 口コ、92はB2以下同様にして90は第10
ブロツクB Oに対応している。lOはクロックツ々ル
ス発振器である。パラレルヘッド3の各素子にはラッチ
回路11からオン或はオフのデータ信号か印加されてお
り、ストローブ信号が印加されることにより、オンの信
号が印加されている素子に通電される。ラッチ回路11
は図外の中央処理回路から送られて来るう゛ノチ侶号a
+こより入力されているデータ信号を−ラ゛ノチする。
シフトレジスタ制御回路7は上記ランチ信号aを受けて
プリセント信号dをシフトレジスタ8の第OビットQO
に送って、これをセットする。その後クロックパルス発
振器10の出すクロックパルスをシフト、NOルスとし
てシフトレジスタに送る。従って中央処理回路からラッ
チ信号aが送られて来ると、シフトレジスタ8の第0ビ
ツトにデータu 1++がプリセントされ、このデータ
″1′′がQL、Q2・・・と順にシフトされフンショ
ット回路91.92・・・が順々にトリガされてパラレ
ルヘット3の各ブロックBl、  B2゜・・・に順次
ストローブ信号が印加されて夫、夕のブロック内のオン
のデータ信号が与えられている素子が通電される。これ
ら通電されている各素子の゛電流の総和か抵抗2によっ
て検B−+されており、コンパレータ5で基準値と比較
されて、検出された電流が基準値を超すと、前述したよ
うにコンバレーり5の出力がハイとなる。このハイの信
号が制御回路7に印加されると、制御回路7はシフトレ
ジスタ8ヘシフトパルスを送るのを中止する。このよう
にしてパラレルヘット3に一時に供給される電流は最大
で基準値の2倍に押えられる。トリ力された各ワンショ
ット回路91.92・・・の全での出力パルスが立下り
終ると、パラレルヘット3への供給電流はOになり、コ
ンパレータ5の出力がロー(こなる。すると、制御回路
7は再びシフトパルスをシフトレジスタ8に送り始め、
残っている各ブロックに順次ストローブ信号が印加され
て上述した所と同様にして全電流が基準レベルを超える
まで各ブロック【こ通電され、このような動作がデータ
ーu 1 ++がシフトレジスタ8の第10ビツトQ1
0に来、第10ブロツクが通電される迄続けられ、第1
0ブロツクの通電の終りがワンショット回路90の出力
パルスの立下りによって中央処理装置に検知されると、
中央処理装置は所定の冷却JOJ間を置いて再びランチ
信号aを出力する。このようにして記録が進行して行く
第3図は上の動作を説明するタイムチャートである。こ
のタイムチャートを用いてこの実施例の装置の動作をも
う一度整理して述べると、中央処理回路からランチ信号
aが発せられると、ラッチ回路]1はデータをランチし
てパラレルヘッド3に印加し、制御回路7はaの信号の
立下りのタイミングでプリセントパルスdをシフトレジ
スタ8の第0ビツトQOtこ送り、シフトパルスCをシ
フトレジスタに送り始める。このシフトパルス【こより
、第0ピッI−Q Oに読込まれたデータ“′1”はQ
l、Q2・・・と順番こシフトされそれに応じてワンシ
ョット回路91.92・・・から順次2m秒幅のストロ
ーブ信号5TBI、’5TB2.  ・・・が出力され
る。この図では第6ブロンクまで通電されたときコンパ
レータ5の出力すかハイになり、こ\でシフトパルスは
中断される。第6ブロツクのストローブ信号5TB6の
立下りでヘッド駆動電流はOになりコンパレータ5の出
力すは0に戻ってシフトレジスタへのシフトパルスの供
給が再開され第7以下の各ブロックに順にストローブ信
号5TB7.5TB8・・・が印加されて行く。クロッ
クパルスはI M Hzであり、記録の開始から第6ブ
ロツクの通電開始まで5μ秒、その後2m秒経過して再
び第7ブロツク以丁の通電が開始され、第10ブロツク
の通電開始まで3μ秒、第10ブロツクの通電終了まで
更に2m秒で全部で4m秒と9μ秒で一記録サイクルが
終了している。
へ効果 本発明記録装置は上述したような構成で、多数の並列発
熱印字素子を複数のブロックに分け、ブロック毎にわづ
かずつ遅らせて通電を開始させ、電流値が予め定めであ
る値以上になった所で、以後のブロックの通電開始を一
時停止させ、先に通電開始したブロックの通電が終るの
を待って残りのフロックの通電を開始させるようにした
ので、多数の印字ヘッド(こオンのデータ信号が与えら
れて、そのまSでは非常に大きな駆動電流が必要となる
、Lうな場合でも、通電を分割して行うので、電源は小
容量のものでよく、経済的であり、無条件1こ電流を分
割供給するのでなく、必要なときだけ分割供給するので
、記録速度は殆んど低下しない。
【図面の簡単な説明】
第1図は記録計による測定データの記録の一例を示す平
面図、第2図は本発明の一実施例を示すブロック図、第
3図は同実施例の動作を説明するためのタイムチャート
である。 1・・・電源、2・・・電流値検出抵抗、3・・・パラ
レルヘッド、5・・・コンパレータ、8・・・シフトレ
ジスタ、91〜92・・・ワンショット回路、10 ・
=クロックパルス発振器。 代理人 弁理士  縣   浩  介

Claims (1)

    【特許請求の範囲】
  1. 多数の発熱印字素子を一列に並べたパラレルヘッドと、
    このパラレルヘッドを複数ブロックに区分して、各区分
    毎にストローブ信号を印加するストローブ信号発生手段
    と、同手段を順次作動させる手段と、」二組パラレルヘ
    ッドに入力される電流値を検出する手段と、この検出さ
    れた電流値を基準値と比較する手段と、同手段によって
    パラレルヘッドに供給している電流値が基準値を超えた
    とき、ストローブ信号発生手段を順次作動させる手段の
    動作を中止させる手段とを有するパラレルヘッド記録装
    置。
JP58033621A 1983-02-28 1983-02-28 パラレルヘツド記録装置 Granted JPS59158672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58033621A JPS59158672A (ja) 1983-02-28 1983-02-28 パラレルヘツド記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58033621A JPS59158672A (ja) 1983-02-28 1983-02-28 パラレルヘツド記録装置

Publications (2)

Publication Number Publication Date
JPS59158672A true JPS59158672A (ja) 1984-09-08
JPH0252904B2 JPH0252904B2 (ja) 1990-11-15

Family

ID=12391516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58033621A Granted JPS59158672A (ja) 1983-02-28 1983-02-28 パラレルヘツド記録装置

Country Status (1)

Country Link
JP (1) JPS59158672A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255373A (ja) * 1988-04-05 1989-10-12 Ricoh Co Ltd プリンタ装置
JP2010082880A (ja) * 2008-09-30 2010-04-15 Oki Data Corp プリンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255373A (ja) * 1988-04-05 1989-10-12 Ricoh Co Ltd プリンタ装置
JP2010082880A (ja) * 2008-09-30 2010-04-15 Oki Data Corp プリンタ

Also Published As

Publication number Publication date
JPH0252904B2 (ja) 1990-11-15

Similar Documents

Publication Publication Date Title
JPS631193B2 (ja)
JP2520909B2 (ja) ドット印字ヘッドの駆動方法
JPS59158672A (ja) パラレルヘツド記録装置
JPS5896456A (ja) 画素濃度制御装置
US6130683A (en) Recording head driving detection circuit of an ink-jet recording apparatus
JPS6349634B2 (ja)
KR100406973B1 (ko) 잉크젯 프린터 및 그의 헤드구동방법
JP2002127405A (ja) インクジェット印刷装置および故障検出方法
JPH0645244B2 (ja) インクジェットプリンタの印字方法
JPS62179945A (ja) 液体噴射記録装置
JPH06183048A (ja) サーマルプリンタ
JPS6067178A (ja) サ−マルヘッド駆動装置
JPS6078770A (ja) ラインサ−マルヘツドの駆動方法
JPH0319069B2 (ja)
EP0391689A2 (en) Thermal line printer
JPH05193230A (ja) プリンタ装置
JP2721150B2 (ja) 感熱記録装置
JP2726085B2 (ja) プリンタの過負荷印字制御方法
JPH07171989A (ja) プリンタ装置のヘッド駆動回路
JP2822831B2 (ja) ステッピングモ−タ制御装置
JPH0731406Y2 (ja) デイスク装置のデイスク排出制御装置
JP2921314B2 (ja) 磁気記録装置の書込み回路
JPH04103365A (ja) サーマルヘッドの駆動方法
JPS6345313B2 (ja)
JPS59158673A (ja) パラレルヘツド記録装置