JPS61292398A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPS61292398A JPS61292398A JP13383785A JP13383785A JPS61292398A JP S61292398 A JPS61292398 A JP S61292398A JP 13383785 A JP13383785 A JP 13383785A JP 13383785 A JP13383785 A JP 13383785A JP S61292398 A JPS61292398 A JP S61292398A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- multilayer
- thin film
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
論理ＬＳＩチップ素子等を実装するｃｐｕモジュール回
路基板等の形成に際して高密度の且つ低抵抗の配線実装
が容易な立体配線基板を提示したちのである。
路基板等の形成に際して高密度の且つ低抵抗の配線実装
が容易な立体配線基板を提示したちのである。
本発明は高速コンピュータのｃｐｕ部に実装装着される
多層回路基板の製造方法に関す。
多層回路基板の製造方法に関す。
従来、複数の論理ＬＳＩ素子を搭載するｃｐｕ用モジュ
ール回路には、同時焼成型の積層回路基板が使用されて
おり基板内感体配線回路として、例えば配線幅が１００
μｍ、バイアホール径が１５０μｍ程度の回路をグリー
ンシート面に予形成してなり。
ール回路には、同時焼成型の積層回路基板が使用されて
おり基板内感体配線回路として、例えば配線幅が１００
μｍ、バイアホール径が１５０μｍ程度の回路をグリー
ンシート面に予形成してなり。
これを積層した後同時焼成する基板がある。
係る多層セラミック基板は、焼成時のセラミック収縮に
より高密度の且つ低い感体抵抗を具備する高速度回路基
板を形成するには精度的に限界がある。
より高密度の且つ低い感体抵抗を具備する高速度回路基
板を形成するには精度的に限界がある。
本発明は、 ｃｐｕモジュール回路などに適用して実
装効率が優れ且つ高速度の薄体配線回路が実現容易とな
る多層基板の要請により提示されたものである。
装効率が優れ且つ高速度の薄体配線回路が実現容易とな
る多層基板の要請により提示されたものである。
従来におけるＬＳＩチップを多数実装せしめたこの種立
体配線モジュール基板構成例を第４図側面図に示す。
体配線モジュール基板構成例を第４図側面図に示す。
第４図において、積層の各層回路をグリーンシート上に
予め形成しこれを積み重ねて同時焼成された回路基板３
１は、その表面に複数の論理ＬＳＩ素子３Ｌ３２を搭載
する。また、前記積層回路基Ｉ）ｉ ３１の下方からは
マザーボード板に接続する多数のリードピン端子３３が
導出される。
予め形成しこれを積み重ねて同時焼成された回路基板３
１は、その表面に複数の論理ＬＳＩ素子３Ｌ３２を搭載
する。また、前記積層回路基Ｉ）ｉ ３１の下方からは
マザーボード板に接続する多数のリードピン端子３３が
導出される。
層内に形成する回路の配線パターンは、詳細に説されな
いがパターン幅が５０〜１００μｍ１層間回路を接続す
るバイアホール径が１００〜２００μｍ程度の導体回路
が形成されている。
いがパターン幅が５０〜１００μｍ１層間回路を接続す
るバイアホール径が１００〜２００μｍ程度の導体回路
が形成されている。
前記回路基板３１は、アルミナセラミックを材料とする
ことから誘電率が高く、また、導体回路は高融点金属の
ＷとかＭｏを使用するため回路抵抗が大きく伝送特性が
良くない。
ことから誘電率が高く、また、導体回路は高融点金属の
ＷとかＭｏを使用するため回路抵抗が大きく伝送特性が
良くない。
本発明は、近年における前記層間接続バイアホール寸法
並びに配線パターン幅が１００μｍ以下のセラミック多
層基板に代わって、より微細な回路（高密度回路）の開
発が進め易い１例えばＣｕポリイミド樹脂等をベースと
する耐熱性のよい高速化に適する薄膜回路が開発を目的
として、パターン微細化による回路の伝播遅延を無くす
ること。及びまた、セラミック基板は高誘電率であるこ
とから信号伝播特性上問題がある−ことである。
並びに配線パターン幅が１００μｍ以下のセラミック多
層基板に代わって、より微細な回路（高密度回路）の開
発が進め易い１例えばＣｕポリイミド樹脂等をベースと
する耐熱性のよい高速化に適する薄膜回路が開発を目的
として、パターン微細化による回路の伝播遅延を無くす
ること。及びまた、セラミック基板は高誘電率であるこ
とから信号伝播特性上問題がある−ことである。
第１図と第２図は本発明多層回路基板の製造方法及び積
層基板の断面図である。
層基板の断面図である。
樹脂あるいはセラミック基板１上に蒸着手段により薄膜
パターン回路２を形成する第一の手段と。
パターン回路２を形成する第一の手段と。
前記−薄膜パターン回路２をメッキ厚膜導体回路３とす
る厚膜回路基板を形成する第二の手段と。
る厚膜回路基板を形成する第二の手段と。
前記メッキ厚膜与体回路基板５に樹脂シート４をプレス
治具６と７を用いて絶縁層を圧着成形する第三の手段。
治具６と７を用いて絶縁層を圧着成形する第三の手段。
前記せる第一乃至第三手段を単サイクルとしてこれを反
復して積層する本発明による多層回路基板の製造方法で
ある。
復して積層する本発明による多層回路基板の製造方法で
ある。
本発明の前記第二の手段により形成される多層温体配線
回路は、微細化パターンとされた金属蒸着薄膜をベース
として厚膜のメッキ導体回路が形成されているので低抵
抗であること。
回路は、微細化パターンとされた金属蒸着薄膜をベース
として厚膜のメッキ導体回路が形成されているので低抵
抗であること。
更に前記第三の手段により形成される圧着樹脂シート層
はセラミックスに比べ低誘電体の樹脂層であることから
、微細化導体回路に流れる論理回路制御用パルス信号に
対して該信号の伝播特性が向上する。
はセラミックスに比べ低誘電体の樹脂層であることから
、微細化導体回路に流れる論理回路制御用パルス信号に
対して該信号の伝播特性が向上する。
然も、前記各層回路は順次２重ね合わせて同時に成形加
熱されるので基板製造工程が簡易となる。
熱されるので基板製造工程が簡易となる。
以下１本発明製造方法を第１図〜第３図に掲げる実施例
図に従って詳細に説明する。
図に従って詳細に説明する。
第１凹条層化回路基板を形成するプロセス図において、
２はセラミックスもしくは樹脂製の基板ｌに対して真空
蒸着法又はスパッタ法により銅（Ｃｕ）を２μｍ厚さ被
着した後、エツチングにより回路パターンが形成された
薄膜回路である。
２はセラミックスもしくは樹脂製の基板ｌに対して真空
蒸着法又はスパッタ法により銅（Ｃｕ）を２μｍ厚さ被
着した後、エツチングにより回路パターンが形成された
薄膜回路である。
次いで、導体薄膜回路２は、電解メッキ法により厚さ２
０〜５０μｍの低抵抗となすための厚膜温体膜３が被着
される（前記の第二の手段）。
０〜５０μｍの低抵抗となすための厚膜温体膜３が被着
される（前記の第二の手段）。
前記の厚膜薄体膜３が形成の基板５は、第３図に示され
るカレンダ法あるいはドクタブレード法（図中の１０．
１１は成形用ローラ）により得られた樹脂シート４を基
板の厚膜導体股上に載置した後。
るカレンダ法あるいはドクタブレード法（図中の１０．
１１は成形用ローラ）により得られた樹脂シート４を基
板の厚膜導体股上に載置した後。
厚膜導体回路３の段差を平坦化するため、温度８０°Ｃ
とする金型治具６と７によるプレス成形（前記の第三の
手段）がされる。
とする金型治具６と７によるプレス成形（前記の第三の
手段）がされる。
温度プレス加工により樹脂シートの粘度は下り。
平坦化が促進される。該平坦化後４００℃に加熱するこ
とにより層形成の前記導体膜の安定化が図られる。
とにより層形成の前記導体膜の安定化が図られる。
多層化の場合は、積洒層数に応じて前記第一〜第三の工
程手段を繰り返すことで多層回路が形成される。但し、
多層回路基板の最下層基板はセラミックとするも構わな
いが、積層の中間該当層は樹脂絶縁層４を介在させるも
のである。
程手段を繰り返すことで多層回路が形成される。但し、
多層回路基板の最下層基板はセラミックとするも構わな
いが、積層の中間該当層は樹脂絶縁層４を介在させるも
のである。
第３図のカレンダ法による樹脂シート４の成形に当たり
、基材とするシート成形樹脂は、ポリイミド樹脂並びに
溶剤をよく混練した後、基材粘度を３００〜６００ポイ
ズに調整し、然る後、シート厚さが３０〜６０μｍとな
る如くローラ１０と１１による押し出しをすれば８層間
絶縁層として十分な機能が取得される。
、基材とするシート成形樹脂は、ポリイミド樹脂並びに
溶剤をよく混練した後、基材粘度を３００〜６００ポイ
ズに調整し、然る後、シート厚さが３０〜６０μｍとな
る如くローラ１０と１１による押し出しをすれば８層間
絶縁層として十分な機能が取得される。
第２図は本発明の前記手段により形成された多層回路基
板の断面図である。
板の断面図である。
以上から明らな様に９本発明の多層回路基板の製造方法
によれば、従来のセラミック多層基板が抱える高密度化
回路実装に対する問題点が解決されることになり、高い
配線収容能力のある然もＣｐｕ側から要請されている高
速度性能を具備する立体配線モジュール回路基板が容易
に実現されることになる。
によれば、従来のセラミック多層基板が抱える高密度化
回路実装に対する問題点が解決されることになり、高い
配線収容能力のある然もＣｐｕ側から要請されている高
速度性能を具備する立体配線モジュール回路基板が容易
に実現されることになる。
係る観点から本発明の実用的効果は大きい。
第１図は本発明多層化回路基板のプロセス実施例を示す
基板回路の断面図。 第２図は本発明の多層基板の断面図。 第３図は樹脂シートを形成する簡略側面図。 第４図は従来の立体配線モジュール回路基板の側面図で
ある。 図中、１は基板、 ２は蒸着の導体薄膜。
基板回路の断面図。 第２図は本発明の多層基板の断面図。 第３図は樹脂シートを形成する簡略側面図。 第４図は従来の立体配線モジュール回路基板の側面図で
ある。 図中、１は基板、 ２は蒸着の導体薄膜。
Claims (1)
- 【特許請求の範囲】 樹脂あるいはセラミック基板（１）の上に蒸着により
導体薄膜回路パターン（２）を形成する第一の手段と、
前記薄膜回路パターン（２）にメッキ膜（３）を被着す
る第二の手段と、 前記第一の手段と第二の手段による厚膜回路基板（５）
上に樹脂シート（４）を圧着する第三の手段、からなる
層回路形成手段を単サイクルとしてこれを順次繰り返し
て形成することを特徴とする多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13383785A JPS61292398A (ja) | 1985-06-19 | 1985-06-19 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13383785A JPS61292398A (ja) | 1985-06-19 | 1985-06-19 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292398A true JPS61292398A (ja) | 1986-12-23 |
| JPH0222555B2 JPH0222555B2 (ja) | 1990-05-18 |
Family
ID=15114199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13383785A Granted JPS61292398A (ja) | 1985-06-19 | 1985-06-19 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026410A (ja) * | 1988-04-22 | 1990-01-10 | Hoechst Ag | 口蹄疫に対する合成ワクチンおよびその製造方法 |
-
1985
- 1985-06-19 JP JP13383785A patent/JPS61292398A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026410A (ja) * | 1988-04-22 | 1990-01-10 | Hoechst Ag | 口蹄疫に対する合成ワクチンおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0222555B2 (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
| JPS6399596A (ja) | 多層セラミツク基板の形成方法 | |
| JPS60137092A (ja) | 回路基板の製造方法 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP2857237B2 (ja) | 多層回路基板の製造方法 | |
| US9232646B2 (en) | High speed differential wiring in glass ceramic MCMS | |
| CN1178563C (zh) | 利用实心铜柱互连导通的印刷电路板的制作方法 | |
| JPS61292398A (ja) | 多層回路基板の製造方法 | |
| JPS63182886A (ja) | プリント配線板およびその製法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JPS60182195A (ja) | 回路基板 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPH02231791A (ja) | 電子回路基板の製造法 | |
| JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JPS62185351A (ja) | 多層配線基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS5864094A (ja) | 接続用ピン付多層配線基板 |